CXLD64450W 2A低噪声LDO稳压器
1.1V-6.5V输入 | 可调/引脚编程输出 | 6.8μVrms噪声 | 125mV压差

产品版本：Rev 1.0 | 更新日期：2026年7月 | 型号：CXLD64450W | 封装：VQFN-20L 5x5

嘉泰姆电子（JTM-IC）推出的 CXLD64450W 是一款大电流（2A）、低噪声（6.8μVrms）、高精度（±1%）的低压差线性稳压器，输入电压范围 1.1V 至 6.5V。器件提供两种输出电压设定方式：通过外部电阻分压实现 0.8V 至 5.5V 的可调输出，或通过引脚编程（无需外部电阻）实现 0.8V 至 3.95V 的固定输出（50mV步进）。CXLD64450W 具有 125mV 的超低压差（@2A）、高PSRR（40dB@500kHz） 和 超低噪声 特性，非常适合为 ADC、DAC、RF 组件、FPGA、DSP 和 ASIC 等噪声敏感型负载供电。器件集成 使能控制（EN）、可编程软启动/噪声抑制（NR/SS）、功率良好指示（PG）、输出主动放电 和 过流/过温保护，采用 VQFN-20L 5x5 封装，工作结温范围 -40°C~125°C。

1. 产品概述与市场定位

在高端无线基础设施、FPGA/DSP 核心供电、射频前端以及精密数据转换器中，电源轨的 噪声、瞬态响应 和 电流能力 直接影响系统性能。CXLD64450W 凭借 2A 输出能力、6.8μVrms 的超低输出噪声 和 125mV 的极低压差，能够为高功耗、噪声敏感型负载提供干净、稳定的电源。器件支持 1.1V 超低输入电压，兼容低压电源轨，同时 引脚编程 功能无需外部反馈电阻，简化设计并减少 BOM。内置 NR/SS 引脚 实现噪声抑制和软启动可编程，PG 和 EN 引脚便于系统时序控制。CXLD64450W 采用 VQFN-20L 5x5 封装，提供更大的散热面积，适合高功率密度应用，是替代多路 DC-DC 后级 LDO 的理想选择，适用于便携设备、无线基础设施、射频/中频组件等高性能应用。

2. 主要特点与技术亮点

• 超低噪声：输出噪声低至 6.8μVrms（0.8V 输出），10μVrms（3.3V 输出），为射频和精密模拟电路提供纯净电源。
• 高PSRR：40dB@500kHz，有效抑制高频开关纹波，适合噪声敏感应用。
• 双输出设定方式：外部电阻分压可调至 5.5V，引脚编程（50mV 步进）可设至 3.95V，无需外部电阻，节省空间。
• 超低压差：2A 负载时典型压差 125mV（最大），提高效率，降低功耗。
• 高精度：±1% 输出电压精度，满足严苛电压容差要求。
• 可编程软启动/噪声抑制：NR/SS 引脚电容同时实现噪声滤波和软启动时间编程，限制浪涌电流。
• 功率良好（PG）：开漏输出，指示输出电压状态，便于系统级上电时序控制。
• 全面保护：过流保护（限流 3.3A 典型，折返限流 1A）、过温保护（160°C 关断，20°C 迟滞）、欠压锁定（UVLO）。
• 大封装：VQFN-20L 5x5 提供更大的散热焊盘，适合 2A 大电流应用。

3. 引脚配置与功能描述

4. 电气特性（设计参考）

5. 典型应用电路

CXLD64450W 支持两种输出设定方式：外部电阻分压（可调至 5.5V）和引脚编程（0.8V~3.95V）。下图为外部电阻分压典型应用。

图2. CXLD64450W 典型应用电路（外部电阻分压模式）

引脚编程模式：将 SNS 接 VOUT，编程引脚（5-11）按需接 GND，无需 R1/R2。详细设定请参考数据手册表3。

6. 工作原理与设计指导

6.1 输出电压设定（双模式）

外部电阻模式：通过 FB 引脚外接 R1/R2 分压，基准 0.8V：VOUT = 0.8V × (1+R1/R2)。建议 R2 ≤ 12kΩ 以减小噪声和偏置电流误差。
引脚编程模式：将 SNS 接 VOUT，通过短路引脚 5-11（50mV,100mV,200mV,400mV,800mV,1.6V）到 GND，输出电压为 0.8V + 各激活引脚电压之和（最大 3.95V）。无需外部电阻，简化设计。

6.2 软启动与噪声抑制（NR/SS）

NR/SS 引脚外接电容 CNR/SS 同时实现两个功能：
1) 与内部电阻构成低通滤波器，降低带隙基准噪声；
2) 设定启动斜率，限制浪涌电流。启动时间近似：tSS = (0.8V × CNR/SS) / INR/SS（INR/SS 为内部充电电流，典型值 4~9μA）。推荐 CNR/SS ≥ 10nF 以获得低噪声性能。

6.3 使能与关断

EN 高电平（>1.1V）使能，低电平（<0.5V）关断，关断电流 <25μA。EN 内部有 50mV 迟滞，可容忍缓慢变化信号。若不用 EN，可接 VIN（建议串联电阻）。

6.4 功率良好（PG）

开漏输出，当 FB 电压达到参考电压的 88%（典型）以上时，PG 为高阻（需上拉）；当输出欠压、EN 关断、过流或过温时，PG 拉低。可用于系统上电时序监控。

6.5 压差与功耗

压差 VDROP = RDS(ON) × IOUT，典型 RDS(ON) 约 62.5mΩ（125mV@2A）。最大功耗 P_D(MAX) = (125°C - T_A) / θ_JA(EVB)，VQFN-20L 5x5 的 θ_JA(EVB)=32.51°C/W，25°C 时 PD=3.07W。实际功耗 = (VIN - VOUT)×IOUT，需保证结温 ≤125°C。

7. 应用信息与设计指导

7.1 输入/输出电容选型

• CIN：推荐 ≥22μF 陶瓷（X7R/X5R），靠近 VIN 引脚，以抑制输入电压振铃。
• COUT：推荐 ≥22μF（有效容值≥10μF）陶瓷，靠近 VOUT 引脚。注意陶瓷电容在直流偏压和温度下的容值衰减，建议选择较大封装（如 0805）或更高额定电压。
• CNR/SS：10nF~1μF，推荐 10nF，低漏电陶瓷电容。

7.2 前馈电容（CFF）

外部模式可在 R1 上并联 10nF 前馈电容，优化瞬态响应、PSRR 和噪声。但会延长启动时间，需权衡。

7.3 反向电流保护

若 VOUT > VIN + 0.3V，内部体二极管可能导通产生反向电流。建议在 VIN 与 VOUT 间并联肖特基二极管，限制压降 <0.3V，防止损坏。

7.4 PCB 布局建议

• 输入输出电容紧靠 IC 引脚，走线短而宽。
• GND 引脚/散热焊盘连接至大面积地平面，多过孔散热，尤其适合 2A 大电流。
• FB 和 SNS 走线远离噪声源，电阻分压器靠近 IC。
• 编程引脚（5-11）走线尽量短，避免引入额外噪声。
• PG 上拉电阻靠近 IC，走线短。

8. 订购信息与技术支持

CXLD64450W 采用 VQFN-20L 5x5 封装，支持外部电阻模式和引脚编程模式，输出电压范围 0.8V~5.5V（可调）或 0.8V~3.95V（编程）。产品符合 RoHS 和 J-STD-020 标准。嘉泰姆电子提供工程样品、评估板、参考设计及 FAE 技术支持，助力客户快速完成大电流低噪声 LDO 电源设计。