CXLD64418E 带外部偏置供电LDO
1V-5.5V输入 | 500mA输出 | 固定/可调双模式 | PGOOD指示 | WDFN-8L

产品版本：Rev 1.0 | 更新日期：2026年7月 | 型号：CXLD64418E | 封装：WDFN-8L（2×2mm）

嘉泰姆电子（JTM-IC）推出的 CXLD64418E 是一款带外部偏置供电的低压差线性稳压器，专为需要从低电压输入产生低电压输出的应用设计。外部偏置电源（VDD）驱动内部 N沟道传输管 的栅极，使芯片能够在输入电压低至 1V 的条件下仍能提供稳定的低压输出，非常适用于机顶盒、笔记本VID电源、FPGA/ASIC核心供电等场景。

CXLD64418E 同时支持 固定输出 和 可调输出 两种模式：将ADJ引脚接地时，芯片提供 1V至2V 范围（0.1V步进）的固定输出电压；在ADJ引脚外接反馈电阻时，输出电压可在 0.8V至2.5V 范围内灵活设定，内部基准电压为 0.8V。输入电压范围 1V至5.5V，偏置电压范围 3V至5.5V，输出电流高达 500mA，输出电压精度 ±2%。芯片集成 PGOOD开漏输出 用于电源状态指示，以及 过流保护、热关断保护 和 使能控制，关断电流 <1μA，采用 WDFN-8L（2×2mm） 超小封装，是机顶盒、笔记本计算机、VID电源、PDA、手机等低压差电源应用的理想选择。

1. 产品概述与市场定位

在机顶盒、笔记本、FPGA/ASIC核心供电、VID电源等应用中，系统需要从极低的输入电压（如1V~2V）产生同样低电压但更高精度的稳压输出。传统LDO使用P沟道传输管，在输入电压接近输出电压时无法提供足够的栅极驱动，导致压差过大或无法正常工作。CXLD64418E 通过引入 外部偏置供电（VDD） 来解决这一问题——VDD（3V~5.5V）为内部N沟道传输管提供足够的栅极驱动电压，使其在输入电压低至 1V 时仍能实现极低压差调节，同时N沟道传输管具有更低的导通电阻，进一步降低压降。

芯片的 固定/可调双模式 设计提供了极大的灵活性：将ADJ引脚接地即可使用内部高精度电阻分压网络获得固定输出电压（1V~2V）；外接反馈电阻则可在0.8V~2.5V范围内任意设定输出电压。 PGOOD开漏输出 便于系统电源时序控制和故障监测。 500mA 的输出能力满足主流低压负载需求。CXLD64418E 采用 WDFN-8L（2×2mm） 超小封装，是机顶盒、通信设备、便携电子等低压差电源管理的理想选择。

2. 主要特点与技术亮点

• 外部偏置供电架构：VDD（3V~5.5V）为内部N沟道传输管提供栅极驱动，使VIN可低至1V仍能正常工作，实现超低压差调节。
• 超低输入电压（1V~5.5V）：直接从低压电源轨取电，适合后级稳压应用。
• 500mA输出电流：满足FPGA、ASIC、DSP等低压核心负载需求。
• 固定/可调双模式：ADJ引脚接地使用内部固定分压（1V~2V，0.1V步进）；外接反馈电阻可调输出0.8V~2.5V（VREF=0.8V）。
• PGOOD开漏输出：指示输出电压状态，便于系统电源时序控制。
• 高输出精度：±2%输出电压精度，为敏感负载提供稳定电源。
• 超低关断电流：关断模式下VIN和VDD静态电流均<1μA，延长电池待机时间。
• 无最小负载要求：空载时仍能保持稳定和调节，适合CMOS RAM保持等应用。
• 完善保护：过流保护（0.7A典型值）、热关断保护（160°C触发，20°C迟滞）。
• WDFN-8L（2×2mm）超小封装：带Exposed Pad，散热性能优于SOT-23-6。

3. 典型应用电路

CXLD64418E 的典型应用电路包括：输入电容（CIN，10μF陶瓷），输出电容（COUT，10μF陶瓷），偏置电源去耦电容（CVDD，0.1μF~10μF）。ADJ引脚可接地（固定输出模式）或外接反馈电阻R1/R2（可调输出模式）。PGOOD引脚通过上拉电阻接VDD或系统电源。VIN接输入电源（1V~5.5V），VDD接偏置电源（3V~5.5V），EN接使能信号（高电平使能），GND接地。

图1. 典型应用电路（固定/可调双模式+PGOOD）

4. 极限参数与电气特性（设计参考）

5. 工作原理与设计指导

5.1 外部偏置供电架构

CXLD64418E 采用 外部偏置供电（VDD）驱动N沟道传输管 的独特架构。传统LDO使用P沟道传输管，当输入电压（VIN）接近输出电压（VOUT）时，栅极驱动不足导致压差增大。而本芯片使用N沟道传输管，其栅极由外部VDD（3V~5.5V）驱动，即使VIN低至1V，传输管仍能完全导通，实现 超低压差 调节。这种架构特别适合从低压电源轨（如1V/1.2V/1.5V）产生同样低压输出的应用，如机顶盒、FPGA/ASIC核心供电、VID电源等。

5.2 输出电压设定（双模式）

固定输出模式：将ADJ引脚直接接地，芯片内部集成了高精度电阻分压网络，提供 1V~2V 范围内的固定输出电压（0.1V步进）。用户根据应用需求选择相应型号，无需外部反馈电阻，设计简洁。

可调输出模式：通过ADJ引脚外接反馈电阻设定输出电压，内部基准电压为 0.8V。输出电压计算公式：
VOUT = 0.8V × (1 + R1/R2)
其中R1连接VOUT至ADJ，R2连接ADJ至GND。推荐R1+R2 ≤ 800kΩ以减小噪声影响。

5.3 PGOOD指示

CXLD64418E 集成 PGOOD开漏输出，用于指示输出电压状态。当输出电压达到目标值且正常时，PGOOD输出高阻（需外接上拉电阻至VDD或系统电源）；当输出电压低于阈值或芯片处于关断/保护状态时，PGOOD拉低。PGOOD便于系统实现电源时序控制和故障监测。

5.4 保护机制

• VDD UVLO：VDD电压低于2.7V（典型值）时芯片关断，防止偏置电压不足导致异常工作。
• 过流保护：内部限流电路监测输出电流，限制电流至0.7A（典型值），保护芯片和负载。
• 热关断保护：结温超过160°C时关断输出，温度下降约20°C后自动恢复。

6. 基于 CXLD64418E 的机顶盒电源设计实例

设计目标：一款机顶盒，需要为SoC核心提供1.2V/400mA电源，输入来自系统1.8V电源轨，VDD来自系统5V电源，要求高精度、低噪声，并具备PGOOD用于系统时序控制。

• 型号选择：选用 CXLD64418E，可调输出模式，VIN=1.8V，VDD=5V，目标VOUT=1.2V。
• 反馈电阻计算：VREF=0.8V，VOUT=1.2V，取R2=100kΩ，则R1 = (1.2/0.8 - 1)×100k = 50kΩ。
• 电容选择：CIN=10μF陶瓷，COUT=10μF陶瓷（ESR>40mΩ），CVDD=0.1μF~10μF陶瓷。
• PGOOD上拉：PGOOD通过100kΩ电阻上拉至VDD，连接至SoC复位/时序控制引脚。
• 功耗计算：PD = (1.8-1.2)V × 400mA = 0.24W。WDFN-8L封装θJA=120°C/W，温升≈29°C，在85°C环境温度下结温≈114°C，安全。
• PCB布局：CIN和COUT靠近引脚，反馈电阻靠近ADJ，VDD和VIN分别去耦，Exposed Pad焊接至大面积地平面散热。

7. PCB 布局建议

• 输入/输出电容就近放置：CIN（≥10μF）和COUT（≥10μF）应尽可能靠近VIN/VOUT和GND引脚，走线短、宽，减小寄生电感和电阻。输入电容必须放置在距离器件输入引脚 0.5英寸以内。
• VDD去耦电容：CVDD（0.1μF~10μF）靠近VDD引脚放置，滤除偏置电源噪声。
• 反馈电阻靠近ADJ：R1/R2紧靠ADJ引脚放置，ADJ走线尽量短，避免噪声耦合。
• PGOOD上拉：PGOOD为开漏输出，需外接上拉电阻（建议100kΩ）至VDD或系统电源。
• 地线设计：GND引脚和Exposed Pad连接至大面积地平面，以增强散热和降低地阻抗。
• 散热考虑：WDFN-8L 2×2封装θJA=120°C/W，最大功耗0.833W（TA=25°C）。Exposed Pad必须焊接至大面积地平面，通过过孔连接内层地，确保结温不超过125°C。
• 电容类型：推荐使用X7R或X5R介质的陶瓷电容，输出电容ESR需>40mΩ以确保稳定性。

8. 引脚封装图与订购信息

CXLD64418E 采用 WDFN-8L（2×2mm） 超小封装，无铅、RoHS 合规。芯片支持固定/可调双模式输出（固定模式：ADJ接地，1V~2V/0.1V步进；可调模式：外接反馈电阻，0.8V~2.5V）。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计和 FAE 现场支持。