CXLD64409 1A超低压差线性稳压器
高PSRR | 可调输出0.8-5.5V | 170mV压降@1A | VDFN-8AL

产品版本：Rev 1.0 | 更新日期：2026年7月 | 型号：CXLD64409 | 封装：VDFN-8AL（3×3mm）

嘉泰姆电子（JTM-IC）推出的 CXLD64409 是一款高性能正电压低压差线性稳压器（LDO），专为需要极低压降和超高电源抑制比（PSRR）的应用设计，输出电流高达 1A。输入电压范围 2.2V至6V，输出电压可通过外部反馈电阻在 0.8V至5.5V 范围内任意编程。芯片采用 P-MOSFET 调整管，配合 4.7μF陶瓷输出电容 即可实现优异的瞬态响应和稳定性。外部使能控制（EN）有效降低关断功耗，NR引脚外接电容可进一步降低输出噪声并实现软启动功能。CXLD64409 在全负载、输入电压和温度范围内提供 ±2% 的精确输出调节。集成 过流保护、过温保护 和 欠压锁定，采用 VDFN-8AL（3×3mm） 封装，工作温度范围 -40°C至125°C，是电信/网络卡、工业控制、医疗设备、笔记本及电池供电系统的理想电源方案。

1. 产品概述与市场定位

在电信/网络设备、工业控制、医疗仪器、笔记本及电池供电系统中，对电源的噪声抑制能力和瞬态响应要求极为严格。传统LDO在低压差和高频PSRR方面往往难以兼顾。CXLD64409 作为一款 高性能1A低压差线性稳压器，其核心优势在于 超高PSRR和极低压降——在1kHz频率下PSRR高达63dB，1MHz下仍达38dB，有效滤除电源纹波，为敏感模拟/射频电路提供纯净电源；同时压降仅170mV（@1A），在低输入电压下依然保持高效，延长电池寿命。

芯片的 可调输出电压（0.8V~5.5V） 覆盖主流低压核心电压需求，通过外部电阻分压灵活设定。 NR引脚外接电容 既可降低输出噪声（RMS噪声低至56μV@100Hz~100kHz），又可通过快速启动电路实现可编程软启动，抑制上电浪涌。 快速瞬态响应 确保在负载突变时输出电压跌落最小化。CXLD64409 采用 VDFN-8AL（3×3mm） 紧凑封装，是高性能、小尺寸电源管理方案的理想选择。

2. 主要特点与技术亮点

• 1A输出能力：支持高达1A连续输出电流，满足FPGA、DSP、ASIC等大电流负载需求。
• 超低压降：在1A负载下典型压降仅170mV，允许更低输入电压，提高系统效率。
• 超高PSRR：63dB@1kHz，38dB@1MHz，有效抑制电源纹波和噪声，适合射频、音频等敏感应用。
• 可调输出电压：通过外部电阻分压，输出电压可在0.8V至5.5V范围内任意设定，灵活性高。
• 低输出噪声：NR引脚外接电容后，输出噪声RMS值低至56μV（10mA负载），适合精密模拟电路。
• 快速瞬态响应：优化的内部补偿和快速反馈环路，确保负载和线瞬态下输出电压稳定。
• 陶瓷电容稳定：仅需4.7μF陶瓷输出电容即可稳定工作，节省空间和成本。
• 使能控制：EN引脚实现低功耗关断，关断电流<2μA，延长电池待机时间。
• 完善保护：过流保护（OCP）、过温保护（OTP，160°C触发，140°C恢复）、欠压锁定（UVLO）。
• 宽温度范围：-40°C至125°C工作结温，适应工业和汽车级环境。
• VDFN-8AL封装：3×3mm超小尺寸，带散热焊盘，适合高密度PCB布局。

3. 典型应用电路

CXLD64409 的典型应用电路非常简洁：输入电容（CIN，1μF陶瓷），输出电容（COUT，4.7μF陶瓷），反馈电阻分压（R1/R2）设定输出电压，NR引脚外接电容（CNR，0.01μF）降低噪声和软启动，EN引脚接使能信号。VIN接输入电源（2.2V~6V），VOUT输出可调电压，FB为反馈输入端。

图1. 典型应用电路（可调输出LDO）

4. 极限参数与电气特性（设计参考）

5. 工作原理与设计指导

5.1 输出电压设定

CXLD64409 通过外部反馈电阻分压设定输出电压，FB引脚内部基准电压为 0.8V（典型值）。输出电压计算公式：
VOUT = 0.8V × (1 + R1/R2)
建议R1和R2使用较低阻值（如R2=10kΩ）以减小FB引脚噪声注入。R1连接VOUT至FB，R2连接FB至GND。例如，若要输出3.3V，取R2=10kΩ，则R1 = (3.3/0.8 - 1)×10k = 31.25kΩ，选用标准值31.6kΩ。

5.2 使能与关断控制

EN引脚为高电平（>1.2V）时芯片使能；低电平（<0.4V）时进入关断模式，关断电流<2μA。若不需要关断功能，可将EN直接连接至VIN。注意EN引脚不允许悬空。

5.3 噪声抑制与软启动（NR引脚）

NR引脚外接电容（CNR）具有双重作用：

• 降低输出噪声：CNR与内部224kΩ电阻构成低通滤波器，有效滤除带隙噪声，推荐使用0.01μF~0.1μF陶瓷电容。
• 可编程软启动：启动时内部快速启动开关（35kΩ）先对CNR快速充电约2ms，之后切换至224kΩ电阻继续充电。启动时间近似为：
  tSS ≈ 160000 × CNR (秒)
  例如CNR=10nF时，tSS≈1.6ms。若CNR容量过大（如>0.1μF），2ms内未充满则后续充电变慢，延长启动时间。

5.4 保护机制

• UVLO（欠压锁定）：VIN低于UVLO下降阈值时关断，具有30μs去毛刺，避免输入瞬态误触发。
• OCP（过流保护）：连续监测输出电流，过载或短路时限制电流在安全范围内。
• OTP（过温保护）：结温超过160°C时关断输出，温度降至140°C后自动恢复。
• 反向电流保护：内部P-MOSFET体二极管会在VOUT>VIN时导通，此时电流不受限制，若可能存在反向电压需外加保护。

6. 基于 CXLD64409 的电信设备电源设计实例

设计目标：一款电信网络卡，需要为FPGA提供3.3V/800mA电源，输入来自5V系统总线，要求低噪声、高PSRR以抑制总线纹波。

• 系统配置：选用 CXLD64409，输入5V，输出3.3V。反馈电阻R2=10kΩ，R1=31.6kΩ（标准值），CNR=10nF（降噪和软启动），CIN=1μF陶瓷，COUT=4.7μF陶瓷。
• 性能验证：压降170mV@1A，5V输入输出3.3V时压差1.7V，远大于170mV，正常工作。PSRR 63dB@1kHz有效抑制电源纹波。
• 热设计：功耗PD = (5-3.3)V × 0.8A = 1.36W。θJA=30.2°C/W，温升≈41°C，在85°C环境温度下结温≈126°C，接近125°C上限，需注意散热（大面积覆铜）。
• PCB布局：输入/输出电容靠近引脚，FB分压电阻靠近FB，NR电容靠近NR，Exposed Pad焊接至大面积地平面散热。

7. PCB 布局建议

• 输入/输出电容就近放置：CIN（≥1μF）和COUT（≥4.7μF）应尽可能靠近VIN/VOUT和GND引脚，减小寄生电感。
• 反馈分压电阻靠近FB：R1/R2紧靠FB引脚放置，FB走线尽量短，避免噪声耦合。
• NR电容靠近NR引脚：CNR应靠近NR和GND，走线短，避免引入额外噪声。
• EN走线：EN为逻辑控制，走线可稍长，但应避免与高噪声线路并行。
• 地线设计：Exposed Pad必须焊接至大面积地平面，通过过孔连接内层地，以增强散热和降低地阻抗。
• 散热考虑：VDFN-8AL封装θJA=30.2°C/W，最大功耗3.31W（TA=25°C）。在大电流应用中，确保足够的铜箔面积和散热过孔，使结温不超过125°C。

8. 引脚封装图与订购信息

CXLD64409 采用 VDFN-8AL（3×3mm） 封装，无铅、RoHS 合规。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计和 FAE 现场支持。