中文
English
CXDC65221B / CXDC65221BH LPDDR5/5X 内存电源管理IC | 三路输出 | ACOT控制 | WQFN封装 - 嘉泰姆电子
| 产品型号： | CXDC65221B |
| 产品类型： | DC-DC转换器 |
| 产品系列： | 整合型电源管理 IC车用 |
| 产品状态： | 量产 |
| 浏览次数： | 7 次 |
产品简介
技术参数
| 输入电压范围 (VIN) | 3;4.5V~23;5.5V |
|---|---|
| 输出电压 (VOUT) | 2.5~82V |
| 输出电流 (IOUT) | 4.5A |
| 工作频率 | 1000kHz |
| 转换效率 | 95% |
| 封装类型 | WQFN3x3-19(FC) |
| Topology | 整合型电源管理 IC车用 |
| Control method | PWM/PFM |
| Protection | 过流/过压/过温 |
| Features | ACOT Control;Built-in Bootstrap Switch;Cycle-by-Cycle Current Limit;Diode Emulation Mode;Enable Input;Fast Transient Response;Internal Compensation;OCP;OVP;Power Good;Stable with Ceramic Capacitor;UVP |
| Application | PC |
| Operating temp | -40℃~125℃ |
| Precision | ±1% |
| Number of Channels | 3 |
| Number of Buck Converters | 2 |
产品详细介绍
CXDC65221B / CXDC65221BH 集成式LPDDR5/5X内存电源管理IC
三路输出 | ACOT控制架构 | DVFS支持 | WQFN-19L 3x3封装
产品版本：Rev 1.0 | 更新日期：2026年8月 | 型号：CXDC65221B / CXDC65221BH | 封装：WQFN-19L 3×3（FC）
技术咨询：ouamo18@jtm-ic.com 或致电 13823140578 (嘉泰姆电子)
嘉泰姆电子（JTM-IC）推出的 CXDC65221B / CXDC65221BH 是一款高度集成的LPDDR5和LPDDR5X内存电源管理IC，专为笔记本电脑、平板电脑及网络系统等高性能移动计算平台设计。该器件集成了两路单降压稳压器（VDD2：1.05V/8A，VDDQ：0.52V/3A）和一路负载开关（VDD1：1.8V/1A），为LPDDR5/5X内存提供精简而高效的电源轨解决方案。
CXDC65221B/CXDC65221BH支持1位VID动态调节VDDQ输出电压，满足LPDDR5/5X的DVFS（动态电压频率调整）应用需求。芯片采用Advanced Constant On-Time（ACOT）控制架构，提供超快瞬态响应，并显著减少外部元件数量。在稳态条件下，ACOT控制在整个输入电压、负载和输出电压范围内保持近乎恒定的开关频率，简化了EMI滤波器的设计。
该系列提供两种保护模式选项：CXDC65221B（锁存模式）和CXDC65221BH（打嗝模式），设计人员可根据系统可靠性需求灵活选择。
1. 产品概述与市场定位
随着LPDDR5和LPDDR5X内存在笔记本电脑、平板电脑、高性能手机及网络系统等领域的快速普及，对内存电源管理方案提出了更高要求：不仅要提供高效率、高精度的多路电源轨，还需支持动态电压调节以优化系统功耗。CXDC65221B/CXDC65221BH作为一款精简高效的LPDDR5/5X内存电源管理IC，集成了两路降压转换器（VDD2：1.05V/8A，VDDQ：0.52V/3A）和一路负载开关（VDD1：1.8V/1A），为DDR内存子系统提供完整的电源供电方案。
芯片的ACOT控制架构是其核心技术亮点之一。与传统COT控制相比，ACOT引入了内部虚拟电感电流斜坡和频率锁定环路，在保持超快瞬态响应的同时，实现了更优的负载调整率和线性调整率。即使在低ESR陶瓷输出电容条件下，ACOT也能保证系统稳定工作，无需额外的补偿网络。此外，CXDC65221B/CXDC65221BH在轻载条件下自动进入二极管仿真模式（DEM），有效提升轻载效率，延长电池寿命。
该系列提供两种保护模式选项：CXDC65221B（锁存模式）——故障发生后器件锁定，需要电源循环或EN复位才能恢复；CXDC65221BH（打嗝模式）——故障消除后器件自动恢复正常工作。设计人员可根据系统可靠性需求灵活选择。CXDC65221B/CXDC65221BH采用WQFN-19L 3×3（FC）封装，结温范围-40°C至125°C，适用于各种严苛环境。
2. 主要特点与技术亮点
- ACOT控制架构：采用内部虚拟电感电流斜坡代替传统ESR斜坡，支持低ESR陶瓷输出电容，实现超快瞬态响应和恒定开关频率。
- DVFS动态电压调节：通过1位VID（VSEL引脚）动态调整VDDQ输出电压（0.52V ↔ 0.32V），满足LPDDR5/5X的功耗优化需求。
- 高效多路输出：VDD2（1.05V，8A，峰值12A）采用同步降压架构；VDDQ（0.52V，3A）支持VSEL选择；VDD1（1.8V/1A）为低阻负载开关。
- 轻载高效DEM模式：在轻载条件下自动进入二极管仿真模式，降低开关频率以减少开关损耗，提升轻载效率。
- 灵活的模式控制：通过EN和EN_VDDQ控制输入，支持S0（全开）、S3（VDDQ关闭）和S4/S5（全关）多种工作模式，适应不同功耗状态。
- 完整的保护机制：包括逐周期电流限制（VDD2/VDDQ谷值电流限制，VDD1电流限制）、输出欠压保护（UVP）、输出过压保护（OVP）、输入欠压锁定（UVLO）和过温保护（OTP）。
- 电源正常指示（PG）：开漏输出PG引脚，指示所有输出电压是否处于正常调节范围，便于系统时序管理。
- 符合JEDEC标准：完全符合LPDDR5/5X的JEDEC标准上电和断电时序要求。
3. 技术参数与电气特性
| 符号 | 参数 | 最小值 | 最大值 | 单位 |
|---|---|---|---|---|
| VCC | 控制电源输入电压 | -0.3 | 6.5 | V |
| VIN_VDD2 | VDD2输入电压 | -0.3 | 28 | V |
| VIN_VDDQ | VDDQ输入电压 | -0.3 | 6.5 | V |
| VIN_VDD1 | VDD1输入电压 | -0.3 | 6.5 | V |
| VLX_VDD2 | VDD2开关节点电压 | -0.3（DC） | VIN+0.3（DC） | V |
| VBST_VDD2 | VDD2自举电压 | VLX-0.3 | VLX+6.5 | V |
| TJ | 结温范围 | -40 | 150 | °C |
| TSTG | 存储温度 | -65 | 150 | °C |
| ESD (HBM) | 人体模型 | — | 2 | kV |
| 参数 | 最小值 | 典型值 | 最大值 | 单位 |
|---|---|---|---|---|
| VCC 输入电压 | 4.5 | 5 | 5.5 | V |
| VIN_VDD2 输入电压 | 4.5 | 12 | 23 | V |
| VIN_VDDQ 输入电压 | 3.0 | 5 | 5.5 | V |
| VIN_VDD1 输入电压 | 1.7 | 1.8 | 1.9 | V |
| VDD2 输出电流 | — | — | 8 | A |
| VDDQ 输出电流 | — | — | 3 | A |
| VDD1 输出电流 | — | — | 1 | A |
| 结温范围 | -40 | 25 | 125 | °C |
| 参数 | 条件 | 典型值 | 单位 |
|---|---|---|---|
| VCC 供电电流（S0模式，全开） | VEN=VEN_VDDQ=5V，无负载，无开关 | 200 | μA |
| VCC 供电电流（S3模式） | VEN=5V，VEN_VDDQ=0V，无负载 | 150 | μA |
| VCC 关断电流（S4/S5模式） | VEN=0V，VCC<2V | 1 | μA |
| VCC UVLO 上升阈值 | — | 4.0 | V |
| VCC UVLO 下降阈值 | — | 3.8 | V |
| VIN_VDD2 UVLO 上升阈值 | — | 4.0 | V |
| VIN_VDD2 UVLO 下降阈值 | — | 3.8 | V |
| VIN_VDDQ UVLO 上升阈值 | — | 2.8 | V |
| VIN_VDDQ UVLO 下降阈值 | — | 2.6 | V |
| VIN_VDD1 UVLO 上升阈值 | — | 1.65 | V |
| VIN_VDD1 UVLO 下降阈值 | — | 1.55 | V |
| VDDQ 输出电压（VSEL=H） | VSEL=5V，CCM | 0.52 | V |
| VDDQ 输出电压（VSEL=L） | VSEL=0V，CCM | 0.32 | V |
| EN/EN_VDDQ 逻辑高阈值 | — | 1.2 | V |
| EN/EN_VDDQ 逻辑低阈值 | — | 0.4 | V |
| UVP/OVP 响应时间 | — | 20 | μs |
| OTP 触发阈值 | — | 150 | °C |
| 输出放电电阻 | VEN=0V，VOUT=0.1V | 10 | Ω |
| VDD1 负载开关导通电阻 | TJ=25°C | 60 | mΩ |
| VDD1 输出电流限 | TJ=25°C | 1.35 | A |
4. 应用场景
- 笔记本电脑：为LPDDR5/5X内存提供完整电源轨，支持DVFS动态电压调节，优化系统功耗。
- 平板电脑：高集成度方案节省PCB面积，满足轻薄设计需求。
- 网络系统：路由器、交换机等网络设备中的内存供电方案。
- 分布式电源系统：为高性能计算平台中的内存子系统供电。
- 移动计算设备：智能手机、便携式设备中的LPDDR5/5X内存电源管理。
5. 功能框图
图1. CXDC65221B / CXDC65221BH 内部功能方框图
内部集成：VDD2同步降压控制器、VDDQ同步降压控制器、VDD1负载开关、ACOT控制逻辑、DEM模式控制、DVFS逻辑、保护电路（OCP/OVP/UVP/UVLO/OTP）、PG指示、软启动、多模式控制逻辑（S0/S3/S4/5）等。
6. 典型应用电路
图2. CXDC65221B / CXDC65221BH 典型应用电路
典型应用电路包括：VDD2输入电容（4.5V-23V）、VDDQ输入电容（3V-5.5V）、VDD1输入（1.8V）、各通道输出电容、VDD2和VDDQ的功率电感、VCC旁路电容（4.7μF）、BST自举电容（0.1μF）及串联电阻（≤10Ω）、PG上拉电阻等。详细元件选型请参考数据手册。
7. 引脚配置与功能描述
图3. CXDC65221B / CXDC65221BH 引脚配置图（WQFN-19L 3×3 FC封装）
19引脚 WQFN 3×3（FC）封装，底部散热焊盘。
CXDC65221B/CXDC65221BH采用WQFN-19L 3×3（FC）封装，主要引脚功能如下：
| 引脚号 | 引脚名称 | 功能描述 |
|---|---|---|
| 1 | EN | 使能控制输入，控制VDD1和VDD2的使能，内部下拉 |
| 2 | VIN_VDD2 | VDD2输入供电引脚，需宽走线和多个过孔连接 |
| 3 | PGND_VDD2 | VDD2功率地，需大面积接地和热过孔 |
| 4 | VOUT_VDD1 | VDD1输出电压引脚，需接22μF陶瓷电容 |
| 5 | VIN_VDD1 | VDD1输入供电引脚，推荐1.8V，接10μF陶瓷电容 |
| 6 | VSEL | VDDQ电压选择控制，必须连接至5V（H）或0V（L） |
| 7 | VOUT_VDD2 | VDD2输出电压反馈引脚，接输出电容正端 |
| 8 | NC | 无连接，悬空 |
| 9 | NC | 无连接，悬空 |
| 10 | PG | 电源正常指示，开漏输出，需外接上拉电阻（10kΩ-100kΩ） |
| 11 | LX_VDD2 | VDD2开关节点，接输出电感 |
| 12 | BST_VDD2 | VDD2自举供电，接0.1μF电容和≤10Ω电阻 |
| 13 | EN_VDDQ | VDDQ使能控制输入，内部下拉 |
| 14 | AGND | 模拟地，需单点连接至PGND平面 |
| 15 | VCC | 外部5V控制电源输入，接4.7μF旁路电容 |
| 16 | VOUT_VDDQ | VDDQ输出电压反馈引脚，反馈走线阻抗<150mΩ |
| 17 | VIN_VDDQ | VDDQ输入供电引脚（3V-5.5V） |
| 18 | LX_VDDQ | VDDQ开关节点，接输出电感 |
| 19 | PGND_VDDQ | VDDQ功率地 |
8. 工作原理与设计指导
8.1 ACOT控制架构
CXDC65221B/CXDC65221BH采用Advanced Constant On-Time（ACOT）控制架构，这是一种改进的恒定导通时间控制技术。与传统COT控制相比，ACOT引入了内部虚拟电感电流斜坡，取代了输出电容ESR提供的斜坡信号，使得芯片在使用低ESR陶瓷输出电容时依然能够保持稳定工作。
在稳态工作期间，高侧MOSFET在每个时钟周期开始后导通一段固定的导通时间。电感电流在高侧MOSFET导通时线性增加，在低侧MOSFET导通时线性减小。输出电压纹波通过反馈引脚与内部参考电压比较。当最小关断时间计时完成且电感谷值电流低于限流阈值时，若反馈电压低于参考电压，则触发新的导通时间定时器。通过这种方式，输出电压被精确调节。
ACOT架构还集成了频率锁定环路，可缓慢调整导通时间，补偿MOSFET和电感的电压降，在宽输入电压和负载范围内保持近乎恒定的开关频率，简化了EMI滤波器设计。
8.2 平均输出电压控制环路
在连续导通模式（CCM）下，传统COT控制存在反馈电压平均值与参考电压之间的直流偏移。CXDC65221B/CXDC65221BH通过平均输出电压控制环路消除了这一偏移，使得反馈电压平均值始终跟踪设计值。该控制环路有效改善了负载调整率和线性调整率，同时不影响瞬态性能。
8.3 二极管仿真模式（DEM）
在轻载条件下，CXDC65221B/CXDC65221BH自动进入二极管仿真模式（DEM），平滑降低开关频率。当输出电流从重载减小到轻载时，电感电流自然减小。当电感电流谷值达到零时，系统工作在连续导通模式与断续导通模式的边界。为了模拟续流二极管的行为，芯片在电感续流电流变为负值时，仅允许部分负电流流过低侧MOSFET（从漏极到源极）。
在DEM模式下，输出电容的放电时间逐渐延长，当输出电压低于参考调节电压时，下一个导通时间定时器被激活。反之，当输出电流从轻载增加到重载，电感电流达到连续导通时，开关频率平滑增加到预设值。DEM模式在轻载条件下实现了高效率，同时保证了模式切换的平滑性。
8.4 多模式控制与DVFS
CXDC65221B/CXDC65221BH通过EN和EN_VDDQ控制输入支持多种工作模式：
| 状态 | EN | EN_VDDQ | VDD1 | VDD2 | VDDQ |
|---|---|---|---|---|---|
| S0 | 1 | 1 | ON | ON | ON |
| S3 | 1 | 0 | ON | ON | OFF |
| S4/S5 | 0 | 0 | OFF | OFF | OFF |
| 其他 | 0 | 1 | OFF | OFF | OFF |
芯片通过VSEL引脚提供1位VID功能，动态调整VDDQ输出电压：
| VSEL逻辑状态 | VDDQ输出电压 |
|---|---|
| 1（>1.2V，通常接5V） | 0.52V |
| 0（<0.4V，通常接地） | 0.32V |
8.5 保护功能
CXDC65221B/CXDC65221BH提供全面的保护功能，确保系统安全可靠运行：
- 逐周期电流限制：VDD2和VDDQ采用谷值电流限制，在每个开关周期监测电感电流，防止过流损坏。VDD1采用负载开关电流限制。
- 输出欠压保护（UVP）：当VDD2、VDDQ或VDD1输出电压降至目标值的60%以下且持续时间超过20μs时，触发UVP，芯片停止开关并放电所有输出。
- 输出过压保护（OVP）：当VDD2或VDDQ输出电压升至目标值的125%以上且持续时间超过20μs时，触发OVP，芯片停止开关并放电所有输出。
- 输入欠压锁定（UVLO）：监测VCC、VIN_VDD2、VIN_VDDQ和VIN_VDD1输入电压，当输入电压低于欠压锁定下降阈值时，禁止开关操作。
- 过温保护（OTP）：当芯片结温超过150°C（典型值）时，触发OTP，芯片停止所有输出。
8.6 软启动与软关断
芯片内置软启动功能，在EN和EN_VDDQ电压以及各电源轨输入电压超过上升阈值后激活，输出电压从零开始跟踪内部参考电压，平滑上升至目标值，有效限制启动浪涌电流和输出电压过冲。
当EN或EN_VDDQ被拉低时，VDDQ通过软关断功能缓慢下降，而其他输出通过内部10Ω放电MOSFET快速放电至地。放电功能在UVLO、UVP/OVP和OTP触发时也会激活。
9. 外部元件选择指南
9.1 电感选择
电感选择需要在尺寸、成本、效率和瞬态响应之间进行权衡。通常，选择峰峰值纹波电流为IC额定电流30%的电感值是一个良好的折中方案。电感值由开关频率、输入电压和输出电压共同决定：
对于VDD2（1.05V，8A），推荐使用0.68μH电感（如PEUE063T-R68MS，尺寸7.3×6.8×3mm，DCR 4.3mΩ，ISAT 18.5A）。对于VDDQ（0.52V，3A），推荐使用0.47μH电感（如MPCA-0618-R47-M，尺寸7.3×6.8×1.8mm，DCR 8mΩ，ISAT 11.5A）。电感的饱和电流额定值必须大于芯片的谷值电流限值。
9.2 输入电容选择
输入电容用于滤除高侧MOSFET漏极的脉动电流，减小VIN引脚上的电压纹波。对于陶瓷电容，ESR非常低，由ESR引起的纹波可以忽略不计。最小输入电容估算公式为：
典型应用中，VDD2输入电容建议使用10μF/6.3V（0603）和0.1μF/50V（0603）并联，VDDQ输入电容使用10μF/6.3V（0603）和0.1μF/50V（0603）并联，VDD1输入使用10μF/6.3V（0603）。输入电容应尽可能靠近IC的VIN引脚放置，并采用低电感连接至PGND。
9.3 输出电容选择
输出电容的选择需满足输出电压纹波、负载瞬态响应和环路稳定性要求。输出纹波由ESR纹波和电容纹波两部分组成：
对于VDD2，推荐使用8颗22μF/6.3V（0603）陶瓷电容并联；对于VDDQ，推荐使用2颗22μF/6.3V（0603）陶瓷电容并联；对于VDD1，使用1颗22μF/6.3V（0603）陶瓷电容。陶瓷电容需注意DC偏置效应，实际有效容值可能远低于标称值。
9.4 VCC旁路电容与自举电容
VCC引脚需要良好的旁路以提供MOSFET栅极驱动器所需的高瞬态电流。推荐在VCC引脚和AGND引脚之间放置一颗4.7μF/0603低ESR MLCC电容，并尽可能靠近IC。VCC引脚不应为其他器件或负载供电。
自举电容（CBOOT）连接在BOOT和LX引脚之间，为高侧MOSFET提供栅极驱动电压。推荐使用0.1μF/0603低ESR陶瓷电容，并串联一颗≤10Ω的电阻以抑制LX节点电压尖峰，改善EMI性能。
10. PCB布局建议
开关电源的PCB布局设计至关重要，不良布局会导致输出调节不良、开关抖动、热性能差、辐射噪声增加和可靠性降低。以下是CXDC65221B/CXDC65221BH的布局建议：
- 输入电容就近放置：输入电容必须尽可能靠近VIN引脚，以减小寄生电感的影响，抑制相位振铃和额外功率损耗。
- 功率回路短而宽：VIN和VOUT的电流路径应尽量短而宽，以降低走线阻抗，减少功率损耗和热应力。
- LX节点面积最小化：电感应尽可能靠近IC以缩小LX节点面积，减少EMI辐射。LX节点应布置在同一层，以降低寄生电容引起的耦合噪声。
- 敏感信号远离LX节点：控制信号和反馈环路等敏感信号应远离LX节点，避免耦合噪声干扰。
- VCC去耦电容就近放置：VCC去耦电容必须从VCC连接到AGND，并靠近IC放置，增强噪声抗扰度。
- 反馈走线宽而短：从VOUT到IC的反馈信号走线应宽而短，远离高开关路径。VDDQ反馈走线阻抗必须小于150mΩ。
- 散热设计：功率地（PGND）和模拟地（AGND）应分开，在底部散热焊盘处单点连接。散热焊盘必须焊接至大面积地平面，并通过多个过孔散热。
- AGND与PGND单点连接：AGND必须通过单点连接到PGND平面，避免地回路引起的噪声。
11. 保护模式选择
CXDC65221B/CXDC65221BH系列提供两种不同的保护模式，设计人员可根据系统需求选择：
| 型号 | OTP | VCC UVLO | VDD1 UVLO | VDD2 UVLO | VDDQ UVLO | UVP | OVP |
|---|---|---|---|---|---|---|---|
| CXDC65221B | 锁存 | 自动恢复 | 锁存 | 锁存 | 自动恢复 | 锁存 | 锁存 |
| CXDC65221BH | 自动恢复 | 自动恢复 | 自动恢复 | 自动恢复 | 自动恢复 | 自动恢复 | 自动恢复 |
注："锁存"表示故障发生后器件锁定，需要电源循环或EN复位才能恢复；"自动恢复"表示故障消除后器件自动恢复正常工作。
12. 热性能信息
| 热参数 | WQFN-19L 3×3（FC） | 单位 |
|---|---|---|
| θJA（JEDEC标准） | 61.56 | °C/W |
| θJC(Top) | 1.44 | °C/W |
| θJC(Bottom) | 2.93 | °C/W |
| θJA(EVB) | 34.31 | °C/W |
| ΨJC(Top) | 1.09 | °C/W |
| ΨJB | 20.37 | °C/W |
最大功耗计算（TA=25°C）：
13. 订购信息与技术支持
CXDC65221B和CXDC65221BH采用WQFN-19L 3×3（FC）封装，无铅、RoHS合规，符合绿色环保政策。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计和FAE现场支持。
技术邮件: ouamo18@jtm-ic.com | 技术热线: 13823140578
用户评论