CXDC65218 SSD多通道电源管理单元（PMIC）
4路同步降压（4A/2A/4A/2A）+ 2路LDO（400mA）| 2.7V-3.7V输入 | I²C控制 | 8个GPIO | DVS

产品版本：Rev 1.0 | 更新日期：2026年7月 | 型号：CXDC65218 | 封装：WL-CSP-36B 2.66×2.70 (BSC)

嘉泰姆电子（JTM-IC）推出的 CXDC65218 是一款高度集成的SSD多通道电源管理单元（PMIC），专为 固态硬盘（SSD） 等存储应用设计。该芯片集成了 4 路高效同步降压转换器（Buck） 和 2 路低压差线性稳压器（LDO），为SSD控制器、NAND闪存和外围电路提供完整的电源解决方案。CXDC65218 通过 I²C 接口 可灵活配置各通道输出电压、上电时序和开关频率，支持 400kHz / 1MHz / 3.4MHz 的I²C通信速率。芯片输入电压范围 2.7V 至 3.7V，Buck1 最大输出电流 4A（1.7V-2.9V，20mV/步进），Buck2 最大 2A（0.5V-1.3V，10mV/步进），Buck3 最大 4A（0.5V-1.3V，10mV/步进），Buck4 最大 2A（0.9V-2.0V，10mV/步进），LDO1/2 每路最大 400mA（1.0V-2.7V，50mV/步进）。CXDC65218 提供 8 个可配置 GPIO，支持 PWRDIS、睡眠模式、深度睡眠模式、Buck1/2 使能控制、外部使能信号等多种功能。Buck2和Buck3支持 DVS（动态电压调节），可在睡眠模式下无需I²C命令即可切换输出电压。芯片内置 非易失寄存器（EFUSE） 配置，支持 ±1.5% 反馈电压精度（全温度范围），并提供 OVP/UVP/OCP/OTP 等完善保护。CXDC65218 采用超小型 WL-CSP-36B 2.66×2.70mm 封装，是 SSD、固态硬盘等对尺寸和性能有严苛要求的理想电源管理方案。

1. 产品概述与市场定位

在固态硬盘（SSD）等存储设备中，系统需要多路高精度、大电流的电源轨，以供电给主控芯片、NAND闪存、DRAM缓存和外围电路，同时对 PCB 面积和电源性能有极高要求。CXDC65218 作为一款 专为SSD设计的6通道PMIC，其核心优势在于 单芯片集成4路降压转换器和2路LDO，覆盖了从 2.7V-3.7V 输入到各子系统所需的所有电压域，大幅简化了系统电源设计，显著减少了 PCB 占板面积。芯片内置的 ACOT（先进恒定导通时间） 控制架构保证了快速的负载瞬态响应和优异的轻载效率。

CXDC65218 的 Buck1 可配置为负载开关（PLSW）或降压转换器，输出 1.7V-2.9V（20mV步进），最大 4A，适合为SSD主控供电。Buck2 输出 0.5V-1.3V（10mV步进），最大 2A，支持DVS，适合为NAND核心或I/O供电。Buck3 输出 0.5V-1.3V（10mV步进），最大 4A，支持DVS，适合为NAND核心供电。Buck4 可配置为LDO或降压转换器，输出 0.9V-2.0V（10mV步进），最大 2A。LDO1/2 输出 1.0V-2.7V（50mV步进），每路 400mA，适合为外围模拟电路供电。8 个 GPIO 可配置为 PWRDIS、睡眠模式（PS3.5）、深度睡眠模式（PS4）、Buck1/2 使能控制、EXT_EN1/2 输入/输出等多种功能，提供极高的系统控制灵活性。Buck2和Buck3的DVS功能 可在睡眠模式下自动切换输出电压，无需I²C命令干预，进一步优化功耗。CXDC65218 采用超小型 WL-CSP-36B 2.66×2.70mm 封装，是 SSD、固态硬盘等存储设备对尺寸和性能有严苛要求的理想电源管理方案。

2. 主要特点与技术亮点

• 高集成度：单芯片集成4路同步降压转换器和2路LDO，覆盖SSD所有电源轨需求，大幅减少PCB面积和外围元件数量。
• 灵活的电压编程：通过I²C接口独立设置各通道输出电压。Buck1（1.7V-2.9V，20mV步进），Buck2（0.5V-1.3V，10mV步进），Buck3（0.5V-1.3V，10mV步进），Buck4（0.9V-2.0V，10mV步进），LDO1/2（1.0V-2.7V，50mV步进）。
• B2/B3 DVS（动态电压调节）：Buck2和Buck3在睡眠模式下可自动切换至预设的低电压（DVS电压），无需I²C命令干预，优化功耗并简化系统控制。
• 可配置GPIO：8个GPIO支持多种功能——PWRDIS、睡眠模式（PS3.5）、深度睡眠模式（PS4）、Buck1/2使能控制、EXT_EN1/2_O输出、EXT_EN1/2_I输入、nIRQ、SYSMON等，提供极高的系统控制灵活性。
• 睡眠与深度睡眠模式：支持PS3.5（睡眠）和PS4（深度睡眠）两种低功耗模式，在睡眠状态下可配置各通道保持输出电压或进入低功耗模式（LPM），有效降低系统待机功耗。
• ACOT控制架构：先进恒定导通时间控制提供快速负载瞬态响应和优异的轻载效率，支持PSKIP、FPWM和LPM（低功耗模式）三种工作模式。
• 可配置非易失寄存器：内置EFUSE，允许出厂配置定制默认输出电压、时序和GPIO功能，简化系统设计和物料管理。
• 完善的保护机制：包括输入欠压锁定（UVLO，2.5V下降/2.6V上升）、输出过压保护（OVP，110% VREF）、欠压保护（UVP，BUCK 93%/85%可编程，LDO 84%）、逐周期过流保护（OCL）和过温保护（OTP，150°C关断，125°C恢复）。
• 超小封装：WL-CSP-36B 2.66×2.70mm封装，适合空间极度受限的SSD和便携设备。

3. 典型应用电路

CXDC65218 的典型应用电路包含：VIN输入（2.7V-3.7V，各Buck输入接10μF电容，LDO输入接2.2μF电容），Buck1/2/3/4各接0.47μH电感（B1/B3：HTTD32251B-R47MMR，B2/B4：HMMQ20161B-R47MDR），各通道输出接22μF电容。GPIO1为nRESET输出（上拉至VIN），GPIO2-8根据配置连接外部控制信号。I²C接口（SCL/SDA）连接主控。

图1. 典型应用电路（SSD多通道电源方案）

4. 极限参数与电气特性（设计参考）

5. 工作原理与设计指导

5.1 总体架构与状态机

CXDC65218 包含一个内部状态机，管理六种状态：Off（关断）、Standby（待机）、Normal（正常）、Sleep1（睡眠PS3.5）、Sleep2（深度睡眠PS4）、Thermal Recovery（热恢复）和Recovery（故障恢复）。当AVIN超过UVLO阈值（2.6V）后进入Standby状态，寄存器从EFUSE加载。AVIN超过SYSMON阈值（可编程2.725V-3.1V）后进入Normal状态，按预设时序上电。GPIO配置的Sleep1/Sleep2信号或I²C软件控制可进入睡眠模式，降低功耗。过温（150°C）或故障（UVP/OVP）触发相应恢复状态。

5.2 Buck转换器（ACOT控制）

所有Buck转换器采用 ACOT（Advanced Constant On-Time） 控制架构，提供快速瞬态响应和低静态电流（<35μA）。支持PSKIP、FPWM和LPM（低功耗模式）三种工作模式，通过I²C寄存器0x2B和0x2F配置。开关频率可编程（1MHz-3MHz），默认2MHz。电流限流通过低侧MOSFET RDS(ON)谷值检测，可编程（Buck1/3：4A-7A，Buck2/4：2A-5A）。

5.3 LDO与可配置电源轨

LDO1/2输入1.62V-5.5V（LDO模式），输出1.0V-2.7V（50mV步进），每路400mA，内置限流和OVP/UVP保护。Buck1可通过GPIO2配置为PLSW（PMOS负载开关）或Buck模式；Buck4可通过GPIO4配置为Buck、LDO或PLSW模式；LDO1可通过GPIO4配置为LDO或PLSW模式；LDO2可通过GPIO6配置为LDO或PLSW模式。PLSW模式下输出电压等于输入电压，适用于低 dropout 应用。

5.4 GPIO配置与功能

8个GPIO提供丰富的系统控制功能：

• GPIO1（固定）：nRESET输出，指示PMIC电源良好（PG）或故障（PBAD）。
• GPIO2：默认B1/B2 VSEL（B1：PLSW/Buck2.5/Buck2.5；B2：0.91V/0.91V/1.2V），可配置为EXT_EN1/2_O、nIRQ、Sleep1/2、B1/B2 EN/DIS、PWRDIS、EXT_EN1/2_I等。
• GPIO3：默认B3 VSEL（B3_SEL=0.78V，B3_DVS=0.68V），同时影响B3/B4/L1/L2的延迟时间（GPIO3=H时B3+0.75ms/B4+3.0ms/L1+2.0ms/L2+2.0ms）。
• GPIO4：默认B4/L1 VSEL（B4：Buck1.1/Buck1.2/Buck1.2；L1：LDO1.8/LDO1.8/LDO2.5）。
• GPIO6：默认LDO2 MODE选择（LDO1.8/PLSW）。
• GPIO5/7/8：可配置为EXT_EN1/2_O、nIRQ、Sleep1/2、B1/B2 EN/DIS、PWRDIS、EXT_EN1/2_I、SYSMON等。

5.5 B2/B3 DVS（动态电压调节）

Buck2和Buck3支持在睡眠模式下自动切换至DVS电压。通过SLEEP_DVS_REG（0x28）配置：B2_SLEEP1_DVS_EN/B3_SLEEP1_DVS_EN控制Sleep1模式下的DVS使能，B2_SLEEP2_DVS_EN/B3_SLEEP2_DVS_EN控制Sleep2模式下的DVS使能。当使能DVS时，对应Buck在进入睡眠模式后自动从Bx_SEL电压切换至Bx_DVS_SEL电压（寄存器0x1F/0x22），无需I²C命令干预，简化系统控制并优化功耗。若同时进入Sleep1和Sleep2，则优先采用Sleep2的DVS配置。

5.6 时序控制

各通道支持四类定时器：TIME_SLOT（上电时序槽位，0μs-7500μs，250μs步进）、ON_DLY（上电延时，0ms-8ms）、WAKE_UP_DLY（唤醒延时，0μs-8ms）、OFF_DLY（睡眠关断延时，0ms-8ms）。TIME_SLOT=0x00表示该通道禁用，不会上电。GPIO3的状态（H/Hi-Z/L）影响B3/B4/L1/L2的额外硬件延迟时间。上电时序示例：B4/L1/L2在0ms上电→B3在0.75ms上电→B1在3.0ms上电→B2在3.75ms上电。

5.7 保护机制

• AVIN UVLO：AVIN低于2.5V时芯片关断，高于2.6V恢复，滞后100mV。
• AVIN OVP：AVIN高于3.8V时所有通道关断，低于3.5V恢复。
• Buck UVP：输出电压低于设定值93%或85%（可编程）触发，所有通道关断，每200ms重试一次。
• Buck OVP：输出电压高于设定值110%触发，所有通道关断，每200ms重试一次。
• LDO UVP：输出电压低于设定值84%触发，所有通道关断，每200ms重试一次。
• LDO OVP：输出电压高于设定值114%触发，所有通道关断，每200ms重试一次。
• OCL：逐周期谷值电流检测，触发后低侧MOSFET保持导通直到电流降至限流值以下，不会锁存。
• OTP：结温超过150°C时所有通道关断，nRESET拉低；温度降至125°C以下后按上电时序恢复。
• 故障屏蔽：nRESET_MASK_REG可屏蔽指定通道的PBAD事件，防止nRESET误触发。

6. 基于 CXDC65218 的固态硬盘（SSD）电源设计实例

设计目标：一款M.2 2280固态硬盘，系统输入来自3.3V电源（2.7V-3.7V），需为主控芯片（1.8V/3A）、NAND闪存（VCCQ 1.2V/2A，VCC 0.8V/3A）、DRAM缓存（1.1V/1.5A）和外围电路（1.8V/0.3A，2.5V/0.2A）提供电源。

• 系统配置：选用 CXDC65218。Buck1配置为1.8V/4A（主控芯片），Buck2配置为1.2V/2A（NAND VCCQ，DVS目标0.9V），Buck3配置为0.8V/4A（NAND VCC，DVS目标0.68V），Buck4配置为1.1V/2A（DRAM缓存），LDO1配置为1.8V/400mA（外围I/O），LDO2配置为2.5V/400mA（外围模拟）。电感选择：B1/B3选用HTTD32251B-R47MMR（0.47μH），B2/B4选用HMMQ20161B-R47MDR（0.47μH）。输入电容各10μF，输出电容各22μF。
• GPIO配置：GPIO1（nRESET）上拉至VIN，连接主控复位输入。GPIO3设置为B3 VSEL，默认0.78V，深度睡眠时DVS至0.68V。GPIO7配置为PWRDIS（主控关机信号），GPIO5配置为nIRQ（中断输出）。
• DVS配置：通过SLEEP_DVS_REG（0x28）使能B2_SLEEP2_DVS_EN和B3_SLEEP2_DVS_EN。当主控进入深度睡眠（Sleep2）时，Buck2从1.2V降至0.9V（B2_DVS_SEL），Buck3从0.8V降至0.68V（B3_DVS_SEL），无需I²C命令干预，自动优化功耗。
• 时序配置：通过I²C设置TIME_SLOT：B1=Slot3（0.5ms），B2=Slot4（0.75ms），B3=Slot1（0ms），B4=Slot2（0.25ms），LDO1=Slot5（1.0ms），LDO2=Slot6（1.25ms）。ON_DLY各设为0ms。确保上电时序满足主控和NAND的要求。
• 热设计：预估总功耗约1.5W（主要为B1和B3），θJA=28.56°C/W，在TA=60°C下结温约102.8°C，满足125°C推荐值。WL-CSP-36B超小封装需确保焊盘良好焊接至PCB，芯片下方地平面尽量大并多过孔散热。

7. PCB 布局与散热设计建议

• 输入/输出电容：各VIN引脚需就近放置低ESR陶瓷电容（VIN_B1/B2/B3/B4各10μF，VIN_LDO1 2.2μF）。各Buck输出电容22μF（B1/B3可用2×22μF），LDO输出电容2.2μF。
• 电感放置：各Buck电感应靠近SW引脚，走线宽而短，LX节点面积最小化以降低EMI。B1/B3选用0.47μH电感（3.2×2.5×1.2mm），B2/B4选用0.47μH电感（2×1.6×1.2mm）。
• 反馈走线：FB_B1/B2/B3/B4走线应远离LX节点，采用Kelvin连接从输出电容处引至芯片引脚。
• GPIO/I²C走线：GPIO和I²C信号走线远离功率路径，SCL/SDA需外接上拉电阻（建议2.2kΩ-10kΩ）。
• 地线设计：AGND和PGND应通过过孔连接至大面积地平面，WL-CSP封装主要通过焊球和PCB铜皮散热，建议芯片下方地平面面积尽量大并多过孔散热。
• 散热设计：根据θJA=28.56°C/W，在TA=85°C时最大功耗约1.4W（TJ=125°C）。实际设计需计算总功耗，确保结温不超过125°C。增加铜皮面积和过孔可进一步降低热阻。

8. 订购信息与技术支持

CXDC65218 采用 WL-CSP-36B 2.66×2.70 (BSC) 封装，无铅、RoHS合规。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计和 FAE 现场支持。