CXDC65220A LPDDR5/LPDDR5X内存电源管理IC
2路降压（1.065V/8A + 0.32/0.52V/3A）+ LDO（0.92V/1.5A）+ 负载开关（1.8V/1A）| 4.5V-23V输入 | 1-bit VID

产品版本：Rev 1.0 | 更新日期：2026年7月 | 型号：CXDC65220A | 封装：WQFN-19L 3x3 (FC)

嘉泰姆电子（JTM-IC）推出的 CXDC65220A 是一款专为 LPDDR5 和 LPDDR5X 内存 设计的集成电源管理IC（PMIC），为高性能移动计算平台提供完整的存储器供电解决方案。该芯片集成了 两路同步降压转换器（VDD2H：1.065V/8A，VDDQ：0.52V或0.32V/3A）、一路LDO（VDD2L：0.92V/1.5A）和 一路负载开关（VDD1：1.8V/1A）。CXDC65220A 支持 1-bit VID（通过VSEL引脚）动态调节 VDDQ 输出电压，满足 LPDDR5/5X 的 DVFS 和 DVFSQ 应用需求。芯片采用 ACOT（先进恒定导通时间） 控制架构，提供超快速瞬态响应，减少外部元件数量。输入电压范围 4.5V 至 23V（VDD2H），轻载时自动进入 二极管仿真模式（DEM），优化轻载效率。CXDC65220A 支持 S0、S3 和 S4/5 多种工作模式，由 EN/EN_VDDQ 控制输入。芯片提供完整的保护功能，包括逐周期电流限制、OVP、UVP、输入 UVLO 和 OTP。CXDC65220A 采用 WQFN-19L 3x3（FC） 封装，是笔记本电脑、平板电脑、网络系统和分布式电源系统的理想 LPDDR5/5X 内存电源方案。

1. 产品概述与市场定位

在笔记本电脑、平板电脑等移动计算平台中，LPDDR5 和 LPDDR5X 内存对电源管理提出了极高要求——需要多路高精度、大电流的电源轨，并支持 DVFS（动态电压频率调节） 和 DVFSQ 功能以优化功耗。CXDC65220A 作为一款 专为 LPDDR5/5X 内存设计的 PMIC，其核心优势在于 单芯片集成4路电源输出，覆盖了 LPDDR5/5X 所需的所有电压域（VDD1、VDD2H、VDD2L、VDDQ），大幅简化了系统电源设计，显著减少了 PCB 占板面积。芯片内置的 ACOT 控制架构 提供超快速负载瞬态响应，配合 1-bit VID 功能可实现 VDDQ 电压的动态切换（0.52V ↔ 0.32V），满足 LPDDR5/5X 不同工作状态下的电压需求。

CXDC65220A 的 VDD2H 高压降压转换器 输入 4.5V-23V，输出 1.065V/8A，为 LPDDR5/5X 的核心电源提供充沛电流。VDDQ 低压降压转换器 输出 0.52V 或 0.32V/3A（由 VSEL 引脚选择），为内存 I/O 供电。VDD2L LDO 输出 0.92V/1.5A，为内存辅助电路供电。VDD1 负载开关 输出 1.8V/1A，为内存 VDD1 供电。芯片的 ACOT 控制 实现了几乎恒定的开关频率，简化了 EMI 滤波器设计。二极管仿真模式（DEM） 在轻载时自动降低开关频率，提高轻载效率。EN 和 EN_VDDQ 引脚 提供了 S0（全开）、S3（VDDQ关断）和 S4/5（全关）三种工作模式，适配不同功耗状态。CXDC65220A 采用 WQFN-19L 3x3（FC） 封装，是笔记本电脑、平板电脑等 LPDDR5/5X 内存电源管理的理想方案。

2. 主要特点与技术亮点

• 高集成度：单芯片集成2路同步降压转换器、1路LDO和1路负载开关，覆盖LPDDR5/5X所有电源轨需求，大幅减少PCB面积和外围元件数量。
• 宽输入电压范围：VDD2H高压降压支持4.5V至23V输入，可直连笔记本适配器或系统总线；VDDQ支持4.5V至5.5V输入，适配低压电源。
• 1-bit VID动态电压调节：通过VSEL引脚选择VDDQ输出电压（0.52V或0.32V），支持LPDDR5/5X的DVFS和DVFSQ功能，实现动态功耗优化。
• ACOT控制架构：先进恒定导通时间控制提供超快速负载瞬态响应，无需外部补偿网络，使用低ESR陶瓷电容即可稳定工作。
• 二极管仿真模式（DEM）：轻载时自动降低开关频率，减少开关损耗，提高轻载效率，延长电池续航时间。
• 灵活的工作模式控制：EN和EN_VDDQ引脚组合控制S0（全开）、S3（VDDQ关断）和S4/5（全关）模式，适配系统不同功耗状态。
• 完善的保护机制：包括逐周期谷值电流限制、输出欠压保护（UVP，60% VREF，20μs延时）、输出过压保护（OVP，125% VREF，20μs延时）、输入欠压锁定（UVLO）和过温保护（OTP，150°C关断，125°C恢复），所有保护均为锁存模式，需重新触发EN恢复。
• 超小封装：WQFN-19L 3x3（FC）封装，适合空间受限的笔记本和移动设备。

3. 典型应用电路

CXDC65220A 的典型应用电路包含：VIN_VDD2H输入（4.5V-23V，接10μF+0.1μF陶瓷电容），VIN_VDDQ输入（4.5V-5.5V，接10μF陶瓷电容），VCC输入（4.5V-5.5V，接4.7μF陶瓷电容），VIN_VDD1接1.8V电源（接10μF电容），VIN_VDD2L接VDD2H输出。各输出接相应电容（VDD2H：22μF×2，VDDQ：22μF×3，VDD2L：22μF，VDD1：22μF）。电感选择（VDD2H：0.47μH，VDDQ：0.47μH），BOOT引脚接0.1μF电容和10Ω电阻至LX。EN/EN_VDDQ/VSEL接控制信号，PG通过10kΩ-100kΩ电阻上拉至VCC。

图1. 典型应用电路（LPDDR5/5X内存电源方案）

4. 极限参数与电气特性（设计参考）

5. 工作原理与设计指导

5.1 总体架构与ACOT控制

CXDC65220A 包含2路同步降压转换器（VDD2H、VDDQ）、1路LDO（VDD2L）和1路负载开关（VDD1）。VDD2H和VDDQ采用 ACOT（Advanced Constant On-Time） 控制架构，提供超快速瞬态响应，无需外部补偿网络。ACOT通过内部虚拟电感电流斜坡替代传统ESR斜坡，使芯片在使用低ESR陶瓷电容时仍能保持稳定。内置 频率锁定环（FLL） 系统在较高负载条件下缓慢调整导通时间，补偿MOSFET和电感的电压降，同时保持COT拓扑的快速瞬态特性。

5.2 1-bit VID与VSEL控制

CXDC65220A 通过 VSEL 引脚 提供1-bit VID功能，动态调节VDDQ输出电压。当VSEL电压 > 1.2V时，VDDQ输出0.52V；当VSEL电压 < 0.4V时，VDDQ输出0.32V。该功能支持LPDDR5/5X的DVFS和DVFSQ需求，在性能和功耗之间实现动态平衡。

5.3 EN/EN_VDDQ模式控制

芯片通过EN和EN_VDDQ引脚组合控制三种工作模式：

• S0模式（EN=1，EN_VDDQ=1）：所有通道（VDD1、VDD2H、VDD2L、VDDQ）全部开启。
• S3模式（EN=1，EN_VDDQ=0）：VDD1、VDD2H、VDD2L开启，VDDQ关断（适用于内存待机）。
• S4/S5模式（EN=0，EN_VDDQ任意）：所有通道关断（系统休眠或关机）。

5.4 软启动与放电

芯片内置 软启动 功能，在EN/EN_VDDQ有效且各输入电压超过UVLO阈值后，输出电压从零开始跟踪内部基准，限制启动浪涌电流。当EN或EN_VDDQ拉低时，VDDQ使用软关断功能斜坡下降，其他通道使用 内部放电MOSFET（典型10Ω）快速放电至GND。放电功能在UVLO、UVP/OVP和OTP事件中也会被触发。

5.5 保护机制详解

• 谷值电流限流（VDD2H/VDDQ）：逐周期监测低侧MOSFET电流，当谷值电流超过限流阈值时，保持低侧MOSFET导通直到电流降至阈值以下，保护功率级免受过流损害。
• VDD1/VDD2L 电流限流：使用电流检测电路监测路径电流，当超过限流阈值时调节栅极电压限制输出电流。
• UVP（欠压保护）：当任一输出电压低于目标值60%并持续20μs时触发，所有通道关断并放电，需重新触发EN恢复。
• OVP（过压保护）：当VDD2H、VDDQ或VDD2L输出电压高于目标值125%并持续20μs时触发，所有通道关断并放电，需重新触发EN恢复。
• UVLO（欠压锁定）：VCC或VIN_VDD2H低于下降阈值时停止开关；电压恢复且EN重新触发后恢复工作。
• OTP（过温保护）：结温超过150°C时关断所有通道，降至125°C以下后可通过重新触发EN恢复。

5.6 电源时序（JEDEC标准）

CXDC65220A 通过EN和EN_VDDQ控制可满足JEDEC LPDDR5/5X上电和掉电时序要求。上电时序：VDD1首先建立，随后VDD2H和VDD2L建立，最后VDDQ建立。下电时序相反，VDDQ先关断，随后VDD2H/VDD2L/VDD1关断。注意VDD2L的残余电压需放电至0.1V以下才能重新触发EN上电。

6. 基于 CXDC65220A 的笔记本电脑LPDDR5内存供电设计实例

设计目标：一款高端笔记本电脑，系统输入来自19V适配器（4.5V-23V），需为LPDDR5-6400内存提供：VDD1（1.8V/0.8A），VDD2H（1.065V/6A），VDD2L（0.92V/1.2A），VDDQ（0.52V/2.5A），支持DVFS（VDDQ在0.52V和0.32V之间切换）和S3待机模式。

• 系统配置：选用 CXDC65220A。VIN_VDD2H接19V（经10μF+0.1μF滤波），VIN_VDDQ接5V系统电源，VCC接5V，VIN_VDD1接1.8V电源。电感选择：VDD2H用0.47μH/8A饱和电流，VDDQ用0.47μH/4A饱和电流。输出电容：VDD2H用22μF×2，VDDQ用22μF×3，VDD2L用22μF，VDD1用22μF。BOOT引脚接0.1μF电容+10Ω电阻至LX。
• 模式控制：EN接系统PMIC使能信号，EN_VDDQ接内存控制器待机信号，VSEL接CPU VID控制信号（高电平=0.52V，低电平=0.32V）。
• DVFS配置：在内存低负载时，CPU将VSEL拉低，VDDQ从0.52V切换至0.32V，动态降低功耗。切换过程中ACOT架构确保快速瞬态响应。
• S3待机：系统进入S3待机时，EN_VDDQ拉低，VDDQ关断，VDD1/VDD2H/VDD2L保持工作，待机电流仅190μA（典型）。
• 热设计：预估总功耗约1.2W（主要为VDD2H），θ_JA(EVB)=34.31°C/W，在T_A=50°C下结温约91.2°C，满足125°C推荐值。WQFN-19L 3x3 FC封装需确保Exposed Pad大面积接地并多过孔散热。

7. PCB 布局与散热设计建议

• 输入电容：VIN_VDD2H、VIN_VDDQ和VCC的输入电容应尽可能靠近对应引脚，使用低ESR陶瓷电容。VIN_VDD2H需10μF+0.1μF组合，VIN_VDDQ需10μF，VCC需4.7μF。
• 输出电容：各输出电容应靠近对应输出引脚和反馈检测点。VDDQ反馈走线阻抗需小于150mΩ，建议使用宽走线。
• 电感放置：电感应靠近LX引脚，走线宽而短，LX节点面积最小化以降低EMI。VDD2H和VDDQ的LX节点应分开走线，避免相互耦合。
• BOOT自举：BOOT引脚接0.1μF电容和≤10Ω电阻至LX，元件靠近芯片放置。电阻可减缓LX上升沿，降低EMI。
• 反馈走线：VOUT_VDD2H和VOUT_VDDQ反馈走线应从输出电容处直接引至芯片，远离LX节点和功率路径。
• 地线设计：AGND和PGND应通过过孔连接至大面积地平面，Exposed Pad焊接到地平面，多过孔散热。PGND_VDD2H和PGND_VDDQ独立连接至地平面。
• 散热设计：根据θ_JA(EVB)=34.31°C/W，在T_A=85°C时最大功耗约1.17W（T_J=125°C）。实际设计需计算总功耗，确保结温不超过125°C。增加铜皮面积和过孔可进一步降低热阻。

8. 订购信息与技术支持

CXDC65220A 采用 WQFN-19L 3x3（FC）封装，无铅、RoHS合规。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计和 FAE 现场支持。