CXSD61202系列 10A同步降压转换器
ACOT控制 | 4.5V-23V输入 | 固定/可调输出 | 效率高达95%

产品版本：Rev 1.0 | 更新日期：2026年8月 | 型号：CXSD61202A/AH/B/BH/C/CH/D/DH | 封装：UQFN-23L（3×3mm FC）

嘉泰姆电子（JTM-IC）推出的 CXSD61202系列 是高效率、同步降压 DC-DC 转换器家族，采用先进的 ACOT（Advanced Constant On-Time）控制架构，专为工业与商业低压电源系统、计算机外设、LCD显示器、FPGA/ASIC负载点调节、服务器及网络系统等大电流应用设计。该系列支持 4.5V 至 23V（C/CH 版本为 5.2V 至 23V）宽输入电压，提供 可调输出（0.6V-5.5V） 或 固定 3.3V/5.1V 输出选项，可输出高达 10A 的连续电流。内部集成 17mΩ 高侧 N-MOSFET 和 7.5mΩ 低侧 N-MOSFET，配合同步整流技术，效率最高可达 95%。该系列支持 二极管仿真模式（DEM） 和 超声波模式（USM），满足轻载效率与音频噪声的不同需求。提供 可调限流、PGOOD 指示、内置 LDO（3.3V/5V 100mA） 以及全面的保护功能（逐周期限流、OVP、UVP、UVLO、OTP）。采用 UQFN-23L（3×3mm FC） 封装，是高性能、高集成度 10A 电源解决方案的理想选择。

1. 产品概述与市场定位

在服务器、网络通信、工业控制、FPGA 及 ASIC 负载点调节等应用中，10A 级别的低压大电流电源转换需求日益增长，同时对电源的灵活性、效率和集成度提出了更高要求。CXSD61202系列作为一款 10A 同步降压转换器，其核心优势在于 ACOT控制架构 带来的 超快瞬态响应 和 稳定的陶瓷电容兼容性，同时 固定 500kHz 开关频率 和 可选工作模式（DEM/USM） 使工程师能够根据负载需求和系统要求灵活配置，在效率与音频噪声之间实现最佳平衡。该系列提供多种型号选择，涵盖可调输出、固定 3.3V、固定 5.1V，以及锁存/打嗝保护模式，满足不同系统需求。

芯片的 输入电压范围 4.5V 至 23V（C/CH 为 5.2V 至 23V）覆盖了从 5V USB 电源、12V 工业总线到 23V 适配器的广泛应用场景，可调输出电压 0.6V 至 5.5V（或固定 3.3V/5.1V）则满足从低电压 DSP/FPGA 内核供电（如 0.9V、1.0V、1.2V）到 3.3V/5V 系统总线供电的全面需求。内部集成的 17mΩ 高侧 MOSFET 和 7.5mΩ 低侧 MOSFET 提供了业界领先的导通电阻，在 10A 满载条件下保持了优异的效率表现，同时显著降低了温升。CXSD61202系列采用 UQFN-23L（3×3mm FC） 封装，内置 0.6ms 软启动，配合全陶瓷电容设计，极大简化了 PCB 布局并节省了 BOM 成本，是高性能、高性价比 10A 电源解决方案的理想选择。

2. 主要特点与技术亮点

• ACOT控制架构：基于恒定导通时间的先进控制技术，通过内部虚拟电感电流斜坡补偿，实现了对低ESR陶瓷电容的稳定支持，同时提供近乎瞬时的负载瞬态响应。内置频率锁定环路，确保开关频率在输入电压、负载电流和输出电压变化范围内保持高度恒定（500kHz）。
• 多型号灵活选择：CXSD61202A/AH（可调输出，可调限流13/15/17A）；CXSD61202B/BH（固定3.3V，内置3.3V LDO）；CXSD61202C/CH（固定5.1V，内置5V LDO）；CXSD61202D/DH（可调输出，可调限流6.5/16/25.8A）。AH/BH/CH/DH 版本采用打嗝模式 UVP 和非锁存 OVP/OTP，适合需要自动恢复的应用。
• 高效同步整流：内置 17mΩ 高侧 N-MOSFET 和 7.5mΩ 低侧 N-MOSFET，配合同步整流技术，在 10A 满载条件下效率高达 95%，显著降低系统温升。
• 可调电流限制：通过 ILMT 引脚配置限流阈值，适应不同负载需求，优化过流保护点。
• 轻载模式选择：支持 二极管仿真模式（DEM）（轻载时跳周期，提高效率）和 超声波模式（USM）（最小开关频率 25kHz，消除音频噪声），通过 EN/MODE 引脚电压选择。
• 高精度基准电压：0.6V ±1% 的精密基准电压（可调型号），配合 1% 反馈电阻，实现高精度输出。
• 内置软启动：典型 0.6ms 内部软启动，有效抑制启动浪涌电流，支持预偏置输出启动。
• 逐周期电流限制：采用"谷值"电流检测模式，通过测量低侧 MOSFET 的导通压降实现精确限流，加入温度补偿提高精度，有效防止输出短路或过载时的器件损坏。同时具备峰值限流防止电感饱和。
• 输出欠压保护（UVP）与过压保护（OVP）：A/B/C/D 版本采用锁存模式，需 EN 或 VIN 复位；AH/BH/CH/DH 版本采用打嗝模式（UVP）或非锁存模式（OVP），故障解除后自动恢复。
• 热关断保护（OTP）：A/B/C/D 版本锁存，AH/BH/CH/DH 非锁存，降温后自动重启。
• 内置 LDO 输出：B/BH 内置 3.3V LDO，C/CH 内置 5V LDO，均可提供 100mA 输出，为外部低功耗电路供电，并具备自动切换至 VOUT 旁路功能以降低功耗。
• VCC 旁路功能：A/AH/D/DH 支持 VCC_EXT 引脚外部供电，B/BH 支持 VCC_EXT，C/CH 支持 VOUT 旁路，进一步降低内部 LDO 功耗。
• Power Good 指示：开漏输出 PGOOD 引脚，当输出电压达到设定值的 90% 以上时输出高阻态，否则拉低，方便系统进行电源时序管理。
• Spread Spectrum 功能：在 DEM 模式下，随机调整导通时间（±7%），降低 EMI 和音频噪声。

3. 典型应用电路与引脚封装

CXSD61202系列的典型应用电路根据型号略有不同，但基本架构一致：输入电容（2×10μF 陶瓷电容 + 0.1μF 高频旁路），输出电容（6×22μF 陶瓷电容），功率电感（0.68μH 至 1.5μH），BOOT 引脚串联 ≤10Ω 电阻和 0.1μF 电容至 LX。EN/MODE 引脚控制使能并设定工作模式（DEM/USM）。ILMT 引脚配置限流阈值。LDO 输出引脚（LDO3/LDO5）外接 10μF 电容。VCC_EXT 引脚（A/AH/B/BH/D/DH）可外接 5V 电源降低功耗。

图1. 典型应用电路（CXSD61202A/AH/D/DH 可调输出版本）

图2. 典型应用电路（CXSD61202B/BH 固定3.3V版本）

图3. 典型应用电路（CXSD61202C/CH 固定5.1V版本）

图4. 引脚封装图（UQFN-23L 3×3mm FC）

引脚功能因型号略有差异，详细请参考数据手册。主要引脚：BOOT、LX(2,3)、PGND(4-14)、VIN(15,16)、EN/MODE(17)、PGOOD(18)、AGND(19)、VCC(20)、VCC_EXT(21,仅A/AH/B/BH/D/DH)、FB(22,可调型号)/VOUT(22,固定型号)、ILMT(23,可调型号)/LDO3/5(23,固定型号)。

4. 极限参数与电气特性（设计参考）

5. 工作原理与设计指导

5.1 ACOT 控制架构

CXSD61202系列采用嘉泰姆电子先进的 ACOT（Advanced Constant On-Time）控制架构，这是对传统恒定导通时间（COT）控制技术的重大改进。传统 COT 控制存在开关频率随输入/输出电压变化、对输出电容 ESR 敏感等局限性。ACOT 架构通过以下创新解决了这些问题：

• 频率锁定环路：芯片内部实时测量实际开关频率，并与目标频率（500kHz）比较，通过反馈环路动态调整导通时间，使平均开关频率在输入电压、负载电流和输出电压变化范围内保持高度恒定。这一机制有效抑制了因 MOSFET 导通压降、电感 DCR 以及死区时间等因素引起的频率漂移。
• 虚拟电感电流斜坡：为支持低 ESR 陶瓷输出电容，ACOT 架构在芯片内部生成虚拟电感电流斜坡信号，替代了传统 COT 控制依赖的输出电容 ESR 斜坡。该内部斜坡与优化的补偿网络相结合，确保了使用全陶瓷电容时的环路稳定性，无需任何外部补偿元件。
• 最小关断时间：每次导通脉冲结束后，芯片强制插入一段最小关断时间（典型值 400ns），避免了在开关节点电压振铃期间进行噪声敏感的比较决策，提高了系统抗噪性，尤其适用于低占空比和 PCB 布局受限的应用。

此外，芯片还集成了 平均输出电压控制环路，通过调整比较器参考电压来消除 FB 平均值与内部基准之间的直流误差，改善负载调整率和线性调整率，而不影响瞬态性能。

5.2 工作模式：DEM 与 USM

CXSD61202系列通过 EN/MODE 引脚电压选择轻载工作模式：

• 二极管仿真模式（DEM）（EN/MODE ≥ 2.3V）：在轻载时自动跳周期，降低开关频率，减少开关损耗，提高轻载效率。同时支持 Spread Spectrum 功能，随机调整导通时间（±7%），降低 EMI 和音频噪声。
• 超声波模式（USM）（EN/MODE 0.88V~1.7V）：强制最小开关频率 25kHz，避免轻载时开关频率落入人耳可听范围（20Hz~20kHz），消除音频噪声，特别适用于音频敏感应用。

当 EN/MODE < 0.23V 时，芯片进入关断模式（<5μA 或 45μA）。

5.3 可调电流限制与峰值限流

可调型号（A/AH/D/DH）通过 ILMT 引脚配置谷值限流阈值（A 系列 13/15/17A，D 系列 6.5/16/25.8A）。在低侧 MOSFET 导通期间，芯片通过测量其漏源电压来监测电感电流，并加入温度补偿提高精度。当电感电流下降至谷值电流限制阈值以下时，才允许下一个导通脉冲触发。此外，芯片还集成了 峰值电流限制（约 15-25A），在高侧 MOSFET 导通期间监测电流，防止电感饱和或启动时的过大浪涌电流，提供双重保护。

5.4 软启动与预偏置启动

芯片内置 0.6ms 软启动 功能，用于抑制启动浪涌电流。在启动过程中，内部参考电压缓慢上升，输出电压平滑建立。芯片支持 预偏置输出启动：即使在启动前输出端已存在一定电压，芯片也能平滑接管，不会产生反向电流或电压跌落。

5.5 输出欠压保护（UVP）与过压保护（OVP）

芯片持续监测输出电压。当输出电压超过或低于设定阈值（典型 20μs 延迟）时，触发 OVP 或 UVP。A/B/C/D 版本采用 锁存模式，停止开关动作并锁存，需通过 EN 引脚复位或重新上电 VIN 才能恢复；AH/BH/CH/DH 版本采用 打嗝模式（UVP） 或 非锁存模式（OVP），故障解除后自动恢复。用户可根据系统需求选择合适型号。

5.6 输入欠压锁定（UVLO）与 VCC 稳压器

芯片内部 LDO 从 VIN 产生 5V VCC 电源，供内部控制电路和 MOSFET 栅极驱动器使用。UVLO 功能监测输入电压，当 VIN 低于 UVLO 下降阈值时，芯片停止开关动作；当 VIN 恢复至上升阈值以上时，芯片重新启动。VCC 引脚外接 1μF 陶瓷电容进行去耦。

5.7 VCC 旁路与 LDO 功能

为降低功耗，A/AH/B/BH/D/DH 提供 VCC_EXT 引脚，可外接 5V 电源为 VCC 供电，关闭内部 LDO。B/BH 内置 3.3V LDO，C/CH 内置 5V LDO，均可提供 100mA 输出，并具备自动切换至 VOUT 旁路功能（软启动完成后且 VOUT 电压足够高时），进一步降低功耗。

5.8 热关断保护（OTP）

A/B/C/D 版本采用锁存模式，AH/BH/CH/DH 采用非锁存模式，结温超过 150°C 时关断，降温后自动恢复（非锁存）或需复位（锁存）。

5.9 使能（EN/MODE）与关断

EN/MODE 引脚控制芯片的使能和模式选择。拉低（<0.23V）进入关断模式；0.88V~1.7V 进入 USM 模式；≥2.3V 进入 DEM 模式。设计时需注意 EN/MODE 电压的分压设置以匹配所需模式。

5.10 前馈电容（C_FF）设计

为改善瞬态响应，可在反馈电阻 R1 上并联前馈电容 C_FF，通过选择合适值在中频段提升增益和相位，扩展带宽并提高相位裕度。计算公式：C_FF = 1 / (2π × BW) × √(1/R1 × (1/R1 + 1/R2))。建议通过负载瞬态响应测试确定最佳值，并检查其对负载调整率的影响。

5.11 电感与电容选择

电感值的选择需要在尺寸、效率和瞬态响应之间权衡。建议选择峰峰值纹波电流为输出电流的 20%-50%。对于 10A 输出，典型电感值为 0.68μH 至 1.5μH。输入电容建议使用 >20μF 的 X5R/X7R 陶瓷电容（2×10μF），输出电容建议使用 6×22μF 陶瓷电容，确保有效电容满足要求。

6. 基于 CXSD61202A/AH 的 FPGA 电源设计实例

设计目标：一款高端 FPGA 开发板，需要为 FPGA 内核提供 1.0V/8A 供电，为 I/O 提供 3.3V/1A 供电。输入为 12V 工业总线，要求高效率、小体积、全陶瓷电容方案，并需在音频敏感环境中消除开关噪声。选择 CXSD61202AH（可调输出，打嗝模式 UVP，非锁存 OVP/OTP）为 FPGA 内核供电。

• 系统配置：选用 CXSD61202AH，输入电压范围 10V~12V，输出 1.0V/8A，开关频率 500kHz。功率电感选用 0.68μH（饱和电流 >15A），输入电容 2×10μF/25V X7R 陶瓷电容，输出电容 6×22μF/6.3V X7R 陶瓷电容（总容量 132μF）。BOOT 引脚串联 10Ω 电阻和 0.1μF 电容。反馈电阻：R2=40.2kΩ，R1=30.9kΩ（VOUT=0.6×(1+30.9/40.2)=1.05V，接近 1.0V 可调整）。ILMT 引脚浮空（限流 15A）。EN/MODE 引脚通过电阻分压设定为 3.3V（进入 DEM 模式）。VCC_EXT 引脚可外接 5V 以提高效率。
• 参数设置：EN/MODE 分压电阻使电压为 3.3V（DEM 模式），PGOOD 输出接入系统复位管理芯片。VCC 引脚外接 1μF 陶瓷电容。BYP 引脚接地（不使用旁路功能）。
• 效率表现：在 12V 输入、1.0V/8A 输出条件下，典型效率可达 89% 以上（得益于 7.5mΩ 低侧 MOSFET 和同步整流技术），满载功耗约 1.5W，温升控制在 40°C 以内（θ_JA=30.1°C/W，T_A=25°C 时最大功耗 3.32W）。轻载时 DEM 模式进一步优化效率。
• 瞬态响应：ACOT 控制架构提供快速负载瞬态响应，在 0.1A 至 10A 负载阶跃下，输出电压跌落小于 50mV，恢复时间小于 50μs。
• 保护机制：输出短路时，逐周期限流将电流限制在 15A 谷值，同时 UVP（60% VREF）在 11μs 后触发，芯片进入打嗝重启循环（AH 版本），短路解除后自动恢复正常，无需人工干预。

7. PCB 布局建议

• 功率回路最小化：将输入电容、高侧 MOSFET（内部）、低侧 MOSFET（内部）和电感构成的功率回路尽可能紧凑，减小寄生电感。VIN 引脚和 PGND 引脚之间的高频旁路电容应紧靠芯片放置。
• 输入电容布局：2×10μF 陶瓷输入电容应靠近 VIN 和 PGND 引脚放置，以提供低阻抗的交流电流路径。电容的 GND 端应直接连接到芯片的 PGND 焊盘区域。
• LX 节点处理：LX 节点为高频电压跳变节点，应保持尽可能小的铜箔面积，以降低 EMI 辐射。同时，LX 节点应远离敏感的模拟信号（如 FB、PGOOD、EN/MODE 等）。
• 反馈网络布局：反馈电阻分压器（R1/R2）应紧靠 FB 引脚放置，且走线应远离 LX 节点和电感。反馈信号应从输出电容之后取点，以确保采样到真实的输出电压。建议在 R1 上并联前馈电容（C_FF）以优化瞬态响应。
• 自举电容与电阻：BOOT 引脚与 LX 引脚之间的 0.1μF 电容和 ≤10Ω 电阻应尽可能靠近芯片放置，走线短而宽。
• VCC 与 LDO 电容：VCC 引脚外接 1μF 陶瓷电容，LDO 输出引脚（LDO3/LDO5）外接 10μF 电容，均需靠近芯片放置。
• ILMT 与 EN/MODE 分压电阻：ILMT 引脚配置限流阈值，EN/MODE 分压电阻应靠近芯片放置，走线尽量短，避免引入噪声。
• 地线分割：建议将模拟地（AGND）和功率地（PGND）分开布线，在芯片的裸露焊盘（Exposed Pad）处单点连接。所有小信号参考地应连接到 AGND，以减少功率回路的噪声耦合。
• 散热设计：芯片的裸露焊盘（Exposed Pad）必须牢固焊接至 PCB 的大面积地平面，并通过多个导热过孔连接至内层和底层地平面，以优化热耗散。根据热设计公式 P_D(MAX) = (T_J(MAX) - T_A) / θ_JA，在 T_A=25°C 时最大功耗约 3.32W（θ_JA=30.1°C/W）。
• 输出电容布局：输出电容应靠近电感输出端放置，以最小化输出纹波。多个陶瓷电容并联时，应均匀分布以降低 ESL 和 ESR。

8. 订购信息与技术支持

CXSD61202系列提供多种型号，封装均为 UQFN-23L（3×3mm FC），无铅、RoHS 合规。用户可根据系统需求选择合适的型号：

• CXSD61202A/AH：可调输出（0.6-5.5V），可调限流（13/15/17A），A 锁存保护，AH 打嗝/非锁存保护。
• CXSD61202B/BH：固定 3.3V 输出，内置 3.3V LDO，固定限流 15A，B 锁存，BH 非锁存。
• CXSD61202C/CH：固定 5.1V 输出，内置 5V LDO，固定限流 15A，C 锁存，CH 非锁存。
• CXSD61202D/DH：可调输出（0.6-5.5V），可调限流（6.5/16/25.8A），D 锁存，DH 非锁存。

嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计和 FAE 现场支持。