CXSD61174A/B 14A I2C VID降压转换器
ACOT控制 | 4.5V-17V输入 | 0.4375V-1.3875V (12.5mV步进) | 效率高达95%

产品版本：Rev 1.0 | 更新日期：2026年8月 | 型号：CXSD61174A/CXSD61174B | 封装：VQFN-19L（3.5×3.5mm FC）

嘉泰姆电子（JTM-IC）推出的 CXSD61174A/CXSD61174B 是一款高性能 14A 同步降压转换器，采用先进的 ACOT（Advanced Constant On-Time）控制架构，专为服务器、存储设备、网络设备、电信基础设施、POL电源模块以及高密度DC-DC转换器等应用设计。芯片支持 4.5V 至 17V 宽输入电压，输出电压通过 I2C 接口编程，范围 0.4375V 至 1.3875V（7位VID，步进12.5mV），可提供高达 14A 的连续输出电流。内部集成 9.8mΩ 高侧 N-MOSFET 和 4.5mΩ 低侧 N-MOSFET，配合同步整流技术，效率最高可达 95%。CXSD61174A/B 采用 VQFN-19L（3.5×3.5mm FC） 封装，具备 I2C 可编程输出电压、可选频率（400kHz/800kHz/1200kHz）、可调限流等级和可调热关断阈值，为高性能数字电源管理提供极高的灵活性。

1. 产品概述与市场定位

在服务器、数据中心、通信基站及高端网络设备中，低压大电流的电源转换需求持续增长，同时对电源的功率密度、效率和数字化管理能力提出了更高要求。CXSD61174A/B 作为一款 14A 大电流同步降压转换器，其核心优势在于 ACOT控制架构 带来的 超快瞬态响应 和 稳定的陶瓷电容兼容性，同时创新的 I2C 接口 VID 控制 允许系统动态调节输出电压（0.4375V-1.3875V，步进12.5mV），完美适配 FPGA/ASIC 等需要动态电压调节（DVS）的应用。

芯片的 输入电压范围 4.5V 至 17V 覆盖了从 5V 中间总线、12V 工业电源到 17V 适配器的广泛应用场景，可编程输出电压 0.4375V 至 1.3875V 则满足低电压 DSP/FPGA 内核供电（如 0.6V、0.9V、1.0V、1.2V）的严苛需求。内部集成的 9.8mΩ 高侧 MOSFET 和 4.5mΩ 低侧 MOSFET 提供了业界领先的导通电阻，在 14A 满载条件下保持了优异的效率表现，同时显著降低了温升。CXSD61174A/B 采用 VQFN-19L（3.5×3.5mm FC） 先进封装，配合全陶瓷电容设计，极大简化了 PCB 布局并节省了 BOM 成本，是高性能、高密度大电流数字电源解决方案的理想选择。

2. 主要特点与技术亮点

• I2C VID可编程输出：通过I2C接口可设置77种输出电压（0.4375V至1.3875V，步进12.5mV），支持动态电压调节（DVS），满足FPGA/ASIC内核电压动态调整需求。同时支持软件关断和启动，以及输出电压摆率控制（12.5mV/1μs至12.5mV/8μs可选）。
• ACOT控制架构：基于恒定导通时间的先进控制技术，通过内部虚拟电感电流斜坡补偿，实现了对低ESR陶瓷电容的稳定支持，同时提供近乎瞬时的负载瞬态响应。内置频率锁定环路，使开关频率在输入电压、负载电流和输出电压变化范围内保持高度恒定（由I2C设定）。
• 高效同步整流：内置 9.8mΩ 高侧 N-MOSFET 和 4.5mΩ 低侧 N-MOSFET，配合同步整流技术，在 14A 满载条件下效率高达 95%，显著降低系统温升。
• 多模式I2C配置：通过I2C接口可配置开关频率（400kHz/800kHz/1200kHz）、电流限制等级（ILIM_1至ILIM_4，分别对应14A/12A/10A/8A输出能力）、热关断阈值（130°C/150°C/170°C）以及PGOOD故障延迟时间等参数，实现高度灵活的系统优化。
• 高精度电压参考：内部0.75V基准电压，配合I2C精确编程，输出电压精度高，满足高性能处理器对供电精度的要求。
• 灵活的软启动：默认 2ms 内部软启动，外部 SS 引脚电容可编程延长软启动时间，支持预偏置输出启动，避免启动时的反向电流冲击。
• 逐周期电流限制：采用"谷值"电流检测模式，通过测量低侧 MOSFET 的导通压降实现精确限流，有效防止输出短路或过载时的器件损坏。限流等级通过I2C选择。
• 输出欠压保护（UVP）：当输出电压降至设定值的68%以下时触发，芯片进入打嗝模式，自动尝试恢复，故障解除后自动恢复正常工作。
• 输出过压保护（OVP）：当输出电压超过设定值的121%时触发保护，内部放电开关导通，快速泄放输出电容能量，防止过压损坏负载。
• 输入欠压锁定（UVLO）：监测内部 VCC 稳压器电压，确保在内部 MOSFET 完全增强后才允许开关动作，防止欠压状态下的异常工作。
• 热关断保护（OTP）：结温超过设定的阈值（默认150°C）时关闭开关动作，同时内部放电开关导通快速泄放输出；降温约15°C后自动恢复。阈值可通过I2C调整（130°C/150°C/170°C）。
• Power Good 指示：开漏输出 PGOOD 引脚，当输出电压达到设定值的93%以上时输出高阻态，否则拉低，方便系统进行电源时序管理和故障监控。
• 输出放电功能：在故障（OVP/UVP/OTP/UVLO）或 EN 关断时，内部 500Ω 放电开关通过 SW 节点对输出电容放电，确保快速关断和系统安全。
• EN 引脚灵活配置：EN 引脚内置上拉电流源（浮空默认使能），可通过外部电阻分压设置可调 UVLO 阈值，满足特定系统上电时序要求。

3. 典型应用电路与引脚封装

CXSD61174A/B 的典型应用电路简洁高效：输入电容（2×10μF 陶瓷电容 + 0.1μF 高频旁路），输出电容（根据输出电压和纹波要求选择 47μF 至 188μF 陶瓷电容），功率电感（0.22μH 至 0.68μH 根据频率和电流选择），VOUT 引脚直接连接输出节点用于反馈，SS 引脚外接电容可延长软启动时间，I2C 接口（SCL/SDA）用于输出电压编程和配置，EN 引脚可通过电阻上拉至 VIN 实现自动启动，或通过外部逻辑信号控制。

图1. 典型应用电路（CXSD61174A/B 同步降压转换器）

图2. 引脚封装图（VQFN-19L 3.5×3.5mm FC）

引脚功能：1-BOOT，2-VIN，3-PGND，4-PGND，5-PGND，6-SW，7-SW，8-PGND，9-PGND，10-PGND，11-VIN，12-AGND，13-VCC，14-PGOOD，15-EN，16-SS，17-SCL，18-SDA，19-VOUT，底部散热焊盘。

4. 极限参数与电气特性（设计参考）

5. 工作原理与设计指导

5.1 ACOT 控制架构

CXSD61174A/B 采用嘉泰姆电子先进的 ACOT（Advanced Constant On-Time）控制架构，这是对传统恒定导通时间（COT）控制技术的重大改进。传统 COT 控制存在开关频率随输入/输出电压变化、对输出电容 ESR 敏感等局限性。ACOT 架构通过以下创新解决了这些问题：

• 频率锁定环路：芯片内部实时测量实际开关频率，并与由 I2C 设定的目标频率比较，通过反馈环路动态调整导通时间，使平均开关频率在输入电压、负载电流和输出电压变化范围内保持高度恒定。这一机制有效抑制了因 MOSFET 导通压降、电感 DCR 以及死区时间等因素引起的频率漂移。
• 虚拟电感电流斜坡：为支持低 ESR 陶瓷输出电容，ACOT 架构在芯片内部生成虚拟电感电流斜坡信号，替代了传统 COT 控制依赖的输出电容 ESR 斜坡。该内部斜坡与优化的补偿网络相结合，确保了使用全陶瓷电容时的环路稳定性，无需任何外部补偿元件。
• 最小关断时间：每次导通脉冲结束后，芯片强制插入一段最小关断时间（典型值 310ns），避免了在开关节点电压振铃期间进行噪声敏感的比较决策，提高了系统抗噪性，尤其适用于低占空比和 PCB 布局受限的应用。

5.2 I2C 接口与 VID 编程

CXSD61174A/B 通过 I2C 接口实现输出电压编程和功能配置。7位VID码对应77种输出电压（0.4375V至1.3875V，步进12.5mV），同时支持特殊功能码用于设定开关频率、电流限制等级、热关断阈值、PGOOD延迟和输出电压摆率等。数据字节包含校验位（偶校验），确保通信可靠性。I2C 地址为 0x68（写操作）。

• 输出电压编程：主设备通过I2C写入8位数据（Bit0-Bit6为VID码，Bit7为校验位），即可设置输出电压。电压在软启动完成后生效，支持动态调节（DVS）。
• 特殊功能码：包括设定电流限制等级（ILIM_1~ILIM_4）、热关断温度（130°C/150°C/170°C）、软件关断/启动、PGOOD故障延迟时间（0μs/10μs/20μs/40μs）以及输出电压摆率（12.5mV/1μs至12.5mV/8μs）等。
• 软件关断：通过发送特定关断码可使芯片进入软件关断模式，此时输出电压复位至默认值，所有VOUT写入操作无效（特殊功能除外）。发送启动码可恢复工作。

5.3 软启动与预偏置启动

芯片的软启动功能默认提供 2ms 的内部软启动时间，同时可通过 SS 引脚外接电容延长软启动时间。EN 使能且 VIN 超过 UVLO 阈值后，内部 6μA 电流源对 SS 电容充电，SS 电压缓慢上升并钳位反馈参考电压，从而使输出电压平滑上升。软启动时间可由下式估算：

启动过程中，芯片工作于断续开关模式，输出以微小脉冲逐步建立，因此支持 预偏置输出启动：即使在启动前输出端已存在一定电压，芯片也能平滑接管，不会产生反向电流或电压跌落。当 SS 电压超过 0.85V 后，输出进入调节状态。

5.4 逐周期电流限制与可调限流

CXSD61174A/B 采用 谷值电流检测 方式实现逐周期限流。在低侧 MOSFET 导通期间（即电感电流下降阶段），芯片通过测量低侧 MOSFET 的漏源电压（V_DS）来监测电感电流，并加入温度补偿以提高精度。当电感电流下降至谷值电流限制阈值以下时，才允许下一个导通脉冲触发。限流等级通过 I2C 选择 ILIM_1 至 ILIM_4，分别对应 14A、12A、10A 和 8A 的连续输出能力。当输出电流超过限流阈值时，输出电压下降，触发 UVP 打嗝保护。

5.5 输出欠压保护（UVP）与打嗝模式

当输出电压降至设定值的 68% 以下且持续超过一定时间时，芯片触发 UVP，停止开关动作并进入打嗝模式。在打嗝模式下，芯片会周期性尝试重新启动：若故障解除，芯片恢复正常工作；若故障依旧，则再次进入 UVP 保护。这种自动恢复机制适用于需要高可靠性的无人值守系统，避免了故障锁存后的人工干预。

5.6 输出过压保护（OVP）与放电

当输出电压超过设定值的 121% 时，芯片触发 OVP。内部放电开关（从 SW 到 GND）导通，快速泄放输出电容能量，防止过压损坏负载。在 OVP 触发后，芯片停止开关动作，直至故障解除。

5.7 输入欠压锁定（UVLO）与 VCC 稳压器

芯片内部 LDO 从 VIN 产生 4.7V VCC 电源，供内部控制电路和 MOSFET 栅极驱动器使用。UVLO 功能监测 VCC 电压，当 VCC 低于 UVLO 下降阈值时，芯片停止开关动作；当 VCC 恢复至上升阈值以上时，芯片重新启动。VCC 引脚外接 ≥4.7μF 陶瓷电容（有效电容 ≥1.5μF）进行去耦，确保栅极驱动器的瞬态电流供应。

5.8 热关断保护（OTP）

芯片提供可调热保护：通过 I2C 可选择 130°C、150°C（默认）或 170°C 的热关断阈值。当结温超过设定值时，开关动作停止，同时内部放电开关导通快速泄放输出；降温约 15°C 后自动恢复。连续工作条件下，建议通过优化 PCB 散热设计确保结温不超过 125°C。

5.9 使能（EN）与可调 UVLO

EN 引脚内置上拉电流源（浮空时默认使能）。EN 引脚支持外部逻辑控制：拉高（>1.225V）使能芯片，拉低（<1.104V）进入关断模式（<10μA）。通过 EN 引脚外接电阻分压，可设置可调的输入电压 UVLO 阈值，满足特定系统上电时序要求。在 EN 关断或故障触发时，内部 500Ω 放电开关通过 SW 节点对输出电容放电。

6. 基于 CXSD61174A/B 的 FPGA 动态电压调节设计实例

设计目标：一款高端 FPGA 开发板，需要为 FPGA 内核提供 0.9V/12A 供电，支持动态电压调节（DVS）至 1.0V 以实现高性能模式。输入为 12V 中间总线，要求高效率、小体积、全陶瓷电容方案，开关频率设定为 800kHz，限流等级选择 ILIM_2（12A 输出能力），热关断阈值设为 150°C。

• 系统配置：选用 CXSD61174B 作为 FPGA 内核电源，输入 12V，输出通过 I2C 编程为 0.9V（对应 VID 码）。功率电感选用 0.33μH（饱和电流 >18A），输入电容 2×10μF/25V X7R 陶瓷电容 + 0.1μF 高频旁路，输出电容 4×47μF/6.3V X7R 陶瓷电容（总容量 188μF）。I2C 接口连接主控器（如 FPGA 或 MCU），用于动态调整输出电压。
• 参数设置：EN 引脚通过 100kΩ 电阻上拉至 12V 实现自动启动，PGOOD 输出接入系统复位管理芯片。VCC 引脚外接 4.7μF 陶瓷电容，BOOT 引脚外接 0.1μF 自举电容。I2C 配置：频率 800kHz，限流 ILIM_2，热关断 150°C，PGOOD 延迟 10μs，输出电压摆率 12.5mV/2μs。
• 效率表现：在 12V 输入、0.9V/12A 输出条件下，典型效率可达 85% 以上（得益于 4.5mΩ 低侧 MOSFET 和同步整流技术），满载功耗约 1.9W，温升控制在 50°C 以内（θ_JA=28°C/W，T_A=25°C 时最大功耗 3.57W）。
• 瞬态响应：ACOT 控制架构提供快速负载瞬态响应，在 0.1A 至 14A 负载阶跃下，输出电压跌落小于 60mV，恢复时间小于 50μs，满足 FPGA 对内核供电的严苛要求。
• 动态电压调节：通过 I2C 发送新的 VID 码，输出电压可在 1μs/2μs 等摆率下平滑切换至 1.0V，满足 FPGA 不同工作模式下的电压需求，同时 PGOOD 延迟功能可避免切换过程中的误告警。
• 保护机制：输出短路时，逐周期限流将电流限制在 ILIM_2 谷值，同时 UVP（68% VREF）在延迟后触发，芯片进入打嗝重启循环，短路解除后自动恢复正常，无需人工干预。

7. PCB 布局建议

• 功率回路最小化：将输入电容、高侧 MOSFET（内部）、低侧 MOSFET（内部）和电感构成的功率回路尽可能紧凑，减小寄生电感。VIN 引脚和 PGND 引脚之间的高频旁路电容（0.1μF）应紧靠芯片放置。
• 输入电容布局：2×10μF 陶瓷输入电容应靠近 VIN 和 PGND 引脚放置，VIN 引脚两侧应各放置一个输入电容，以提供低阻抗的交流电流路径。电容的 GND 端应直接连接到芯片的 PGND 焊盘区域。
• VCC 去耦电容：VCC 引脚外接的 ≥4.7μF 陶瓷电容应尽可能靠近芯片放置，走线短而宽，确保内部 LDO 的稳定性和栅极驱动器的瞬态电流供应。
• SW 节点处理：SW 节点为高频电压跳变节点，应保持尽可能小的铜箔面积，以降低 EMI 辐射。同时，SW 节点应远离敏感的模拟信号（如 VOUT 反馈、SS、PGOOD、I2C 等）。
• 反馈网络布局：VOUT 引脚直接连接输出节点，反馈走线应远离 SW 节点和电感，采用 Kelvin 连接方式从输出电容之后取点，以确保采样到真实的输出电压。
• 自举电容布局：BOOT 引脚与 SW 引脚之间的自举电容（0.1μF）应尽可能靠近芯片放置，走线短而宽，确保高侧 MOSFET 驱动电压的稳定性。
• I2C 接口走线：SCL 和 SDA 线应使用上拉电阻（建议 2.2kΩ 至 10kΩ），走线远离功率噪声源，必要时可增加串联电阻以改善信号完整性。
• 地线分割：建议将模拟地（AGND）和功率地（PGND）分开布线，在芯片的裸露焊盘（Exposed Pad）处单点连接。所有小信号参考地应连接到 AGND，以减少功率回路的噪声耦合。
• 散热设计：芯片的裸露焊盘（Exposed Pad）必须牢固焊接至 PCB 的大面积地平面，并通过多个导热过孔连接至内层和底层地平面，以优化热耗散。建议使用四层或六层 PCB，大面积地平面有助于降低 θ_JA。根据热设计公式 P_D(MAX) = (T_J(MAX) - T_A) / θ_JA，在 T_A=25°C 时最大功耗约 3.57W（θ_JA=28°C/W）。
• 输出电容布局：输出电容应靠近电感输出端放置，以最小化输出纹波。多个陶瓷电容并联时，应均匀分布以降低 ESL 和 ESR。

8. 订购信息与技术支持

CXSD61174A 和 CXSD61174B 均采用 VQFN-19L（3.5×3.5mm FC） 封装，无铅、RoHS 合规。两款型号的主要区别在于 EN 引脚内部偏置：CXSD61174A 的 EN 引脚内置上拉电流源（浮空默认使能），CXSD61174B 的 EN 引脚内置弱下拉（需外部拉高使能）。用户可根据系统控制逻辑需求选择合适型号。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计、I2C 编程指南和 FAE 现场支持。