CXSD61172A/B 12A同步降压转换器
ACOT控制 | 4.5V-18V输入 | 可调频率300k-700kHz | 效率高达95%

产品版本：Rev 1.0 | 更新日期：2026年8月 | 型号：CXSD61172A/CXSD61172B | 封装：UQFN-16JL（3×3mm FC）

嘉泰姆电子（JTM-IC）推出的 CXSD61172A/CXSD61172B 是一款高性能 12A 同步降压转换器，采用先进的 ACOT（Advanced Constant On-Time）控制架构，专为工业与商业低压大电流电源系统、FPGA/ASIC负载点调节、通信设备等应用设计。芯片支持 4.5V 至 18V 宽输入电压，输出可调范围为 0.7V 至 8V，可提供高达 12A 的连续输出电流。内部集成 12mΩ 高侧 N-MOSFET 和 5.4mΩ 低侧 N-MOSFET，配合同步整流技术，效率最高可达 95%。CXSD61172A/B 采用 UQFN-16JL（3×3mm FC） 封装，具备可调开关频率（300k-700kHz）和可调电流限制（6A-16A）功能，为高密度电源设计提供极高的灵活性。

1. 产品概述与市场定位

在高性能计算、通信基站、工业控制及服务器领域，低压大电流的电源转换需求不断增长，同时对电源的灵活性和可靠性提出了更高要求。CXSD61172A/B 作为一款 12A 大电流同步降压转换器，其核心优势在于 ACOT控制架构 带来的 快速瞬态响应 和 稳定的陶瓷电容兼容性，同时创新的 可调开关频率（300k-700kHz） 和 可调电流限制（6A-16A） 功能，使工程师能够根据具体应用优化效率、EMI和热性能。

芯片的 输入电压范围 4.5V 至 18V 覆盖了从 5V USB 电源、12V 工业总线到 18V 适配器的广泛应用场景，可调输出电压 0.7V 至 8V 则满足从低电压 DSP/FPGA 内核供电（如 1.0V、1.2V、1.8V）到 5V/8V 系统总线供电的全面需求。内部集成的 12mΩ 高侧 MOSFET 和 5.4mΩ 低侧 MOSFET 提供了业界领先的导通电阻，在 12A 满载条件下保持了优异的效率表现，同时显著降低了温升。CXSD61172A/B 采用 UQFN-16JL（3×3mm FC） 封装，配合全陶瓷电容设计，极大简化了 PCB 布局并节省了 BOM 成本，是高性能、高密度大电流电源解决方案的理想选择。

2. 主要特点与技术亮点

• ACOT控制架构：基于恒定导通时间的先进控制技术，通过内部虚拟电感电流斜坡补偿，实现了对低ESR陶瓷电容的稳定支持，同时提供近乎瞬时的负载瞬态响应。开关频率在输入电压、负载电流和输出电压变化范围内保持高度恒定（由RT电阻设定）。
• 高效同步整流：内置 12mΩ 高侧 N-MOSFET 和 5.4mΩ 低侧 N-MOSFET，配合同步整流技术，在 12A 满载条件下效率高达 95%，显著降低系统温升。
• 可调开关频率（300k-700kHz）：通过外部电阻 RT 引脚设定，允许工程师在效率、EMI和外部元件尺寸之间灵活权衡。较低的频率（300kHz）有利于提高效率，较高的频率（700kHz）则有助于减小电感尺寸和输出电容。
• 可调电流限制（6A-16A）：通过外部电阻 RLIM 引脚设定，可根据实际负载需求精确配置过流保护阈值，避免因固定限流值过高或过低带来的设计余量浪费或保护不足问题。
• 灵活的软启动：外部 SS 引脚电容可编程软启动时间，支持预偏置输出启动，避免启动时的反向电流冲击。
• 逐周期电流限制：采用"谷值"电流检测模式，通过测量同步整流器导通期间的压降实现精确限流，有效防止输出短路或过载时的器件损坏。
• 输出欠压保护（UVP）：CXSD61172A 采用 锁存模式（Latch Mode），故障发生后需通过 EN 或 VIN 复位；CXSD61172B 采用 打嗝模式（Hiccup Mode），故障解除后自动恢复，适应不同系统需求。
• 输出过压保护（OVP）：当输出电压超过设定值的 120% 时触发保护，CXSD61172A 为锁存模式，CXSD61172B 为自动恢复模式。
• 输入欠压锁定（UVLO）：监测 VIN 电压，确保内部 MOSFET 完全增强后开始开关动作，防止欠压状态下的异常工作。
• 热关断保护（OTP）：结温超过 150°C 时关闭开关动作，降温 20°C 后自动恢复，确保器件在极端热条件下的安全运行。
• Power Good 指示：开漏输出 PGOOD 引脚，当 FB 电压达到参考电压的 90% 以上时输出高阻态，否则拉低，方便系统进行电源时序管理。
• 低功耗关断模式：EN 引脚拉低时，芯片进入关断模式，供电电流小于 10μA，适用于电池供电或待机功耗敏感的应用。

3. 典型应用电路与引脚封装

CXSD61172A/B 的典型应用电路十分简洁：输入电容（2×10μF 陶瓷电容 + 0.1μF 高频旁路），输出电容（根据输出电压和纹波要求选择 22μF 至 100μF 陶瓷电容），功率电感（0.47μH 至 1.5μH 根据频率和电流选择），反馈电阻分压网络（R1/R2 设定输出电压），SS 引脚外接电容设定软启动时间，EN 引脚可通过 100kΩ 电阻上拉至 VIN 实现自动启动，或通过外部逻辑信号控制。RT 引脚外接电阻设定开关频率，RLIM 引脚外接电阻设定电流限制值。

图1. 典型应用电路（CXSD61172A/B 同步降压转换器）

图2. 引脚封装图（UQFN-16JL 3×3mm FC）

引脚功能：1-AGND，2-FB，3-PVCC，4-PGOOD，5-BOOT，6-SW，7,8-VIN，9-GND，10-GND，11-EN，12-SS，13-RT（频率设定），14-RLIM（限流设定），15,16-GND（功率地），底部散热焊盘。

4. 极限参数与电气特性（设计参考）

5. 工作原理与设计指导

5.1 ACOT 控制架构

CXSD61172A/B 采用嘉泰姆电子先进的 ACOT（Advanced Constant On-Time）控制架构，这是对传统恒定导通时间（COT）控制技术的重大改进。传统 COT 控制存在开关频率随输入/输出电压变化、对输出电容 ESR 敏感等局限性。ACOT 架构通过以下创新解决了这些问题：

• 频率锁定环路：芯片内部实时测量实际开关频率，并与由 RT 电阻设定的目标频率比较，通过反馈环路动态调整导通时间，使平均开关频率在输入电压、负载电流和输出电压变化范围内保持高度恒定。这一机制有效抑制了因 MOSFET 导通压降、电感 DCR 以及死区时间等因素引起的频率漂移。
• 虚拟电感电流斜坡：为支持低 ESR 陶瓷输出电容，ACOT 架构在芯片内部生成虚拟电感电流斜坡信号，替代了传统 COT 控制依赖的输出电容 ESR 斜坡。该内部斜坡与优化的补偿网络相结合，确保了使用全陶瓷电容时的环路稳定性，无需任何外部补偿元件。
• 最小关断时间：每次导通脉冲结束后，芯片强制插入一段最小关断时间（典型值 200ns），避免了在开关节点电压振铃期间进行噪声敏感的比较决策，提高了系统抗噪性，尤其适用于低占空比和 PCB 布局受限的应用。

5.2 轻载工作模式

CXSD61172A/B 在轻载条件下自动切换至断续导通模式（DCM），以优化轻载效率。当电感电流在关断期间下降至零时，低侧同步整流器关闭，避免电感电流反向，从而减少开关损耗和驱动损耗。在 DCM 模式下，导通时间被延长以引入一定的"迟滞"，防止在轻载边界区域发生频繁的模式切换。当负载电流增加至足以在电感电流归零前触发下一个导通脉冲时，芯片自动返回连续导通模式（CCM），实现平滑的模式转换。

5.3 软启动与预偏置启动

芯片的软启动功能通过 SS 引脚外接电容实现。EN 使能且 VIN 超过 UVLO 阈值后，内部 6μA 电流源对 SS 电容充电，SS 电压缓慢上升并钳位反馈参考电压，从而使输出电压平滑上升。软启动时间可由下式估算：

启动过程中，芯片工作于断续开关模式，输出以微小脉冲逐步建立，因此支持 预偏置输出启动：即使在启动前输出端已存在一定电压，芯片也能平滑接管，不会产生反向电流或电压跌落。当 SS 电压超过约 2.2V 后，输出过压/欠压保护使能，芯片进入连续开关模式。

5.4 逐周期电流限制与可调限流

CXSD61172A/B 采用 谷值电流检测 方式实现逐周期限流。在低侧 MOSFET 导通期间（即电感电流下降阶段），芯片通过测量低侧 MOSFET 的漏源电压（V_DS）来监测电感电流。当电感电流下降至谷值电流限制阈值以下时，才允许下一个导通脉冲触发。限流阈值可通过 RLIM 引脚外接电阻进行设定，范围 6A 至 16A，计算公式为：

这种"谷值"限流机制有效防止了平均输出电流大幅超过限流值，在输出短路或过载条件下提供了可靠的保护，同时可调的限流值使设计更加灵活。

5.5 可调开关频率设定

通过 RT 引脚外接电阻，可设定开关频率在 300kHz 至 700kHz 范围内。频率越高，电感体积越小，但开关损耗增加；频率越低，效率更高，但电感体积较大。计算公式为：

工程师可根据系统对效率、EMI和尺寸的要求，灵活选择最佳频率点。

5.6 输出欠压保护（UVP）

当 FB 电压降至参考电压的 70% 以下且持续超过 250μs（典型值）时，芯片触发 UVP。CXSD61172A 与 CXSD61172B 在 UVP 响应方式上有所不同：

• CXSD61172A（锁存模式）：UVP 触发后，芯片停止开关动作并进入锁存状态，需通过 EN 引脚复位或重新上电 VIN 才能恢复工作。该模式适用于需要故障锁存以提示系统异常的应用。
• CXSD61172B（打嗝模式）：UVP 触发后，芯片停止开关动作，并利用 SS 电容进行放电计时，随后自动尝试重新启动。若故障解除，芯片恢复正常工作；若故障依旧，则再次进入 UVP 保护。该模式适用于需要自动恢复的无人值守系统。

5.7 输出过压保护（OVP）

当 FB 电压超过参考电压的 120% 且持续超过 5μs（典型值）时，芯片触发 OVP。保护动作根据型号略有不同：CXSD61172A 进入锁存模式（需复位），CXSD61172B 则自动恢复。在 OVP 触发前，芯片会尝试通过关闭高侧 MOSFET、导通低侧 MOSFET 来抑制输出电压过冲。

5.8 输入欠压锁定（UVLO）与使能（EN）

芯片内部线性稳压器（PVCC）输出 5V 电源供内部控制电路使用。UVLO 功能监测 VIN 电压，确保在内部 MOSFET 完全增强后才允许开关动作，防止欠压状态下的异常导通。EN 引脚支持外部逻辑控制：拉高（>1.2V）使能芯片，拉低（<1.0V）进入关断模式（<10μA）。EN 引脚耐压 6V，可通过 100kΩ 电阻上拉至 VIN 实现自动启动。此外，用户可通过外接电阻分压网络设置额外的输入电压锁定阈值，满足特定系统上电时序要求。

5.9 热关断保护（OTP）

当芯片结温超过 150°C 时，热关断电路触发，开关动作停止，避免过热损坏。结温下降约 20°C 后，芯片自动重新启动并执行完整软启动。在连续工作条件下，建议通过优化 PCB 散热设计确保结温不超过 125°C。

6. 基于 CXSD61172A/B 的 FPGA 电源设计实例

设计目标：一款高端 FPGA 开发板，需要为 FPGA 内核提供 1.0V/10A 供电，为 I/O 提供 3.3V/2A 供电。输入为 12V 工业总线，要求高效率、小体积、全陶瓷电容方案，开关频率设定为 500kHz，限流值设为 14A。

• 系统配置：选用 CXSD61172B（打嗝模式 UVP，自动恢复）作为 1.0V/10A 内核电源，输入 12V，输出 1.0V，开关频率通过 RT 电阻设定为 500kHz（计算得 R_RT ≈ 86.6kΩ）。功率电感选用 0.56μH（饱和电流 >18A），输入电容 2×10μF/25V X7R 陶瓷电容 + 0.1μF 高频旁路，输出电容 5×22μF/6.3V X7R 陶瓷电容（总容量 110μF）。反馈电阻 R1=4.64kΩ，R2=10kΩ（VOUT=0.7×(1+4.64/10)=1.025V）。SS 电容 4.7nF（软启动时间约 0.55ms）。RLIM 电阻设定限流 14A：R_LIM = 1/(14×10^-6 - 5.588×10^-7) ≈ 75.3kΩ。
• 参数设置：EN 引脚通过 100kΩ 电阻上拉至 12V 实现自动启动，PGOOD 输出接入系统复位管理芯片，用于电源时序控制。PVCC 引脚外接 1μF 陶瓷电容，BOOT 引脚外接 0.1μF 自举电容。
• 效率表现：在 12V 输入、1.0V/10A 输出条件下，典型效率可达 87% 以上（得益于 5.4mΩ 低侧 MOSFET 和同步整流技术），满载功耗约 1.5W，温升控制在 40°C 以内（θ_JA=27.6°C/W，T_A=25°C 时最大功耗 3.623W）。
• 瞬态响应：ACOT 控制架构提供快速负载瞬态响应，在 0.1A 至 12A 负载阶跃下，输出电压跌落小于 60mV，恢复时间小于 50μs，满足 FPGA 对内核供电的严苛要求。
• 保护机制：输出短路时，逐周期限流将电流限制在设定的 14A 谷值，同时 UVP（打嗝模式）在 250μs 后触发，芯片进入打嗝重启循环，短路解除后自动恢复正常，无需人工干预。

7. PCB 布局建议

• 功率回路最小化：将输入电容（C_IN）、高侧 MOSFET（内部）、低侧 MOSFET（内部）和电感构成的功率回路尽可能紧凑，减小寄生电感。VIN 引脚和 GND 引脚之间的高频旁路电容（0.1μF）应紧靠芯片放置。
• 输入电容布局：2×10μF 陶瓷输入电容应靠近 VIN 和 GND 引脚放置，以提供低阻抗的交流电流路径，减小输入电压纹波。电容的 GND 端应直接连接到芯片的 GND 焊盘区域。
• SW 节点处理：SW 节点为高频电压跳变节点，应保持尽可能小的铜箔面积，以降低 EMI 辐射。同时，SW 节点应远离敏感的模拟信号（如 FB、SS、PGOOD、RT、RLIM 等）。
• 反馈网络布局：反馈电阻分压器（R1/R2）应紧靠 FB 引脚放置，且走线应远离 SW 节点和电感。反馈信号应从输出电容之后取点，以确保采样到真实的输出电压。建议在 R1 上并联前馈电容（C_FF）以优化高输出电压应用（>3.3V）的瞬态响应。
• 自举电容布局：BOOT 引脚与 SW 引脚之间的自举电容（0.1μF）应尽可能靠近芯片放置，走线短而宽，确保高侧 MOSFET 驱动电压的稳定性。
• PVCC 电容：PVCC 引脚外接的 1μF 陶瓷电容应靠近芯片放置，为内部线性稳压器提供稳定的 5V 电源。
• RT 和 RLIM 电阻：频率设定电阻和限流设定电阻应靠近 RT 和 RLIM 引脚放置，走线尽量短，避免引入额外的寄生电容和噪声。
• 地线分割：建议将模拟地（AGND）和功率地（PGND）分开布线，在芯片的裸露焊盘（Exposed Pad）处单点连接。所有小信号参考地应连接到 AGND，以减少功率回路的噪声耦合。
• 散热设计：芯片的裸露焊盘（Exposed Pad）必须牢固焊接至 PCB 的大面积地平面，并通过多个导热过孔连接至内层和底层地平面，以优化热耗散。根据热设计公式 P_D(MAX) = (T_J(MAX) - T_A) / θ_JA，在 T_A=25°C 时最大功耗约 3.623W（θ_JA=27.6°C/W）。
• 输出电容布局：输出电容应靠近电感输出端放置，以最小化输出纹波。多个陶瓷电容并联时，应均匀分布以降低 ESL 和 ESR。

8. 订购信息与技术支持

CXSD61172A 和 CXSD61172B 均采用 UQFN-16JL（3×3mm FC） 封装，无铅、RoHS 合规。两款型号的主要区别在于 UVP 响应模式：CXSD61172A 为锁存模式，CXSD61172B 为打嗝模式。用户可根据系统需求选择合适型号。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计和 FAE 现场支持。