CXSD61166B（固定 3.3V 输出）和 CXSD61166C（固定 5.1V 输出，带 LDO 和 CLK）的典型应用电路与 A 型号类似，但 FB 引脚改为 VOUT 引脚（内部固定分压），且 C 型号增加 LDO 输出电容和 CLK 相关电路。

6. 引脚封装图

CXSD61166A/B/C 采用 UQFN-12HL 3×3mm 封装，底部散热焊盘有效改善热性能，θJA 典型值为 35.8°C/W（四层 2oz 铜测试板），散热性能优异。

7. 工作原理与设计指导

7.1 ACOT 控制架构

CXSD61166A/B/C 采用 先进恒定导通时间（ACOT） 控制架构，通过内部生成虚拟电感电流斜坡替代传统 ESR 斜坡，实现与低 ESR 陶瓷电容的稳定工作。反馈电压与虚拟斜坡叠加后与参考电压比较，当组合信号低于参考电压且最小关断时间已过、电感电流低于限流阈值时，触发导通时间单稳态电路。导通时间与输入/输出电压成比例调整，实现伪固定频率（A/B 型号 500kHz，C 型号 750kHz）工作。ACOT 架构无需外部补偿，提供超快瞬态响应。

7.2 超声波模式（USM）

CXSD61166A/B/C 支持独特的 超声波模式（USM），通过 EN 引脚电压设定：当 VEN 在 2.3V 至 23V 之间时进入 USM 模式；当 VEN 在 0.8V 至 1.7V 之间时为正常模式。USM 模式是一种特殊的二极管仿真模式，具有最小开关周期（典型 30μs），可消除轻载时传统脉冲跳跃模式产生的音频频率噪声，特别适合对音频敏感的应用（如音响设备、麦克风供电、便携音频设备等）。

7.3 可编程电流限制（A/B 型号）

通过 ILMT 引脚可设定谷值电流限制：

• ILMT 接低电平：电流限制 = 8A
• ILMT 悬空：电流限制 = 10A（默认）
• ILMT 接高电平：电流限制 = 12A

C 型号的电流限制固定为 9A。高侧 MOSFET 峰值电流限值约 15A，提供额外的安全保护。

7.4 内置 3.3V LDO（C 型号）

CXSD61166C 内置 3.3V/100mA LDO，可为外部电路供电。当 VOUT 电压高于 4.7V 时，LDO 的供电电源自动从 VIN 切换至 VOUT，显著降低功耗。LDO 输出需外接 ≥4.7μF 陶瓷电容。

7.5 CLK 输出与电荷泵（C 型号）

CXSD61166C 提供 300kHz CLK 输出，可用于驱动外部电荷泵电路，产生更高电压（如 14V）以满足特殊应用需求。CLK 信号在 PGOOD 拉高后有效，驱动能力由 VOUT 引脚供电。

7.6 VCC 旁路功能（A/B 型号）

当 BYP 引脚电压高于 4.7V 时，内部 3Ω P-MOSFET 开关将 VCC 连接至 BYP，同时 VCC 线性稳压器关闭，从而降低功耗。建议在 BYP 引脚添加 RC 滤波器以增强供电质量。

7.7 内部软启动与输出放电

芯片内置 内部软启动，典型软启动时间 0.6ms，有效抑制启动浪涌电流。当 OVP、UVP、OTP 触发或 EN 拉低时，内部约 50Ω 放电电阻对输出电容放电。

7.8 保护功能详解

• 逐周期谷值电流限制（OCP）：通过低侧 MOSFET 谷值电流检测实现精准限流，防止输出短路或过载损坏。
• 峰值电流限制：高侧 MOSFET 峰值电流限值约 15A，防止电感饱和或浪涌电流损坏。
• 输出欠压保护（UVP）：当 VOUT 低于设定值 60% 且持续 20μs 时触发，芯片进入锁存模式（需 EN 或 VIN 复位）。
• 输出过压保护（OVP）：当 VOUT 超过设定值 120% 且持续 20μs 时触发，芯片进入锁存模式。
• 输入欠压锁定（UVLO）：当 VIN 低于 UVLO 阈值时禁止开关，防止 MOSFET 不完全导通。
• 过温保护（OTP）：结温超过 150°C 时进入锁存模式，需复位后重新启动。

8. 应用信息

8.1 电感选择

推荐峰峰值纹波电流为负载电流的 20%~50%。电感值计算公式：

以 CXSD61166A 的 1.0V 输出、12V 输入、8A 负载为例，选用 0.68μH~1.0μH 电感。电感峰值电流需大于谷值电流限制值（最高 12A），建议饱和电流 ≥ 15A（峰值限流值）。

8.2 输入/输出电容选择

推荐使用 X5R/X7R 陶瓷电容。输入电容建议 ≥ 20μF（两个 10μF 并联），耐压 35V 以上。输出电容建议 22μF×2（44μF），需考虑 DC 偏置效应导致的有效容值下降。输出纹波电压：

8.3 前馈电容（CFF）设计（A 型号）

对于可调输出电压版本（CXSD61166A），可通过在 RFB1 上并联前馈电容 CFF 优化瞬态响应。CFF 值可通过以下公式计算：

建议通过负载瞬态响应测试确定最佳 CFF 值（典型 22pF~100pF）。

8.4 输出电压设置（A 型号）

通过外部反馈电阻分压器设置输出电压：

建议 R2 在 10kΩ~100kΩ 之间，使用 ±1% 精度电阻。

9. PCB 布局建议

• 高电流路径最短化：输入电容 → 高侧 FET → 电感 → 输出电容 的路径应尽可能短而宽，减少寄生电感和电阻。
• 输入电容放置：VIN 旁路电容应紧靠 VIN 和 PGND 引脚放置，与 IC 在同一层。建议使用两个 10μF (1206) 陶瓷电容并联。
• LX 节点：高频电压摆幅节点，应保持最小面积，减少 EMI 辐射。反馈网络等模拟元件应远离 LX 节点。LX 节点应布置在同一层以减少寄生电容耦合。
• 反馈网络：反馈电阻分压器应放置在输出电容之后，靠近 FB 引脚（A 型号）。FB 引脚走线应短而直，避免与 LX 节点平行。
• 地线处理：PGND 和 AGND 应分开走线，在 Exposed Pad 处单点连接。PGND 应直接连接到低阻抗地平面，通过宽走线或过孔连接到内层地平面。
• VCC 去耦：VCC 引脚需外接 1μF 陶瓷电容，紧靠 VCC 和 AGND 引脚。
• BOOT 电阻电容：BOOT 引脚与 LX 引脚之间的 0.1μF 电容和 ≥10Ω 电阻应尽量靠近芯片。
• 散热设计：UQFN-12HL 封装 θJA 典型值为 35.8°C/W（四层板），最大功耗 2.79W（TA=25°C）。建议增加铜箔面积和导热过孔改善散热。根据 IPC-2221 标准，对于 8A 电流和 1oz 铜厚，外层走线宽度建议 ≥ 150mil。

10. 订购信息与技术支持

CXSD61166A/B/C 采用 UQFN-12HL 3×3mm 封装，无铅、RoHS 合规，兼容 SnPb 或无铅焊接工艺。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计（原理图、BOM、PCB 布局）及 FAE 现场支持。