CXSD61199F 2A同步降压转换器
电流模式控制 | 4.5V-17V输入 | 0.8V-24V输出 | Power Good指示

产品版本：Rev 1.0 | 更新日期：2026年8月 | 型号：CXSD61199F | 封装：TSOT-23-8（FC）

嘉泰姆电子（JTM-IC）推出的 CXSD61199F 是一款高效率、2A 电流模式同步降压 DC-DC 转换器，支持 4.5V 至 17V 宽输入电压，输出可调范围为 0.8V 至 24V，可提供高达 2A 的连续输出电流。芯片内部集成 100mΩ 高侧 N-MOSFET 和 40mΩ 低侧 N-MOSFET，转换效率最高可达 95%。采用 电流模式控制 架构，支持快速瞬态响应和内部补偿。CXSD61199F 提供 Power Good（PG） 引脚，用于指示输出电压就绪状态，并支持 Power Saving Mode (PSM) 轻载高效模式和 外部同步时钟（200kHz 至 2MHz）。芯片具备逐周期限流、输入欠压锁定、输出欠压保护（打嗝模式）、BOOT UVLO 和热关断等全面保护功能。采用 TSOT-23-8（FC） 超小型封装，是机顶盒、宽带通信、分布式电源及便携设备的理想选择。

1. 产品概述与市场定位

在机顶盒、宽带通信、分布式电源、便携设备以及通用工业与消费电子中，2A 级别的低压电源转换需求非常普遍，同时要求灵活的轻载效率管理、电源状态指示和外部时钟同步能力。CXSD61199F 作为一款 2A 电流模式同步降压转换器，其核心优势在于 电流模式控制 带来的 快速瞬态响应 和 内部补偿 简化设计，同时 Power Good（PG） 引脚提供了输出电压就绪的直观指示，PSM 轻载模式 在轻载时保持高效率，外部同步时钟 功能便于多路电源协同工作，避免拍频干扰。

芯片的 输入电压范围 4.5V 至 17V 覆盖了从 5V USB 电源、12V 工业总线到 17V 适配器的广泛应用场景，可调输出电压 0.8V 至 24V 则满足从低压 DSP/FPGA 内核供电（如 1.0V、1.2V、1.8V）到 3.3V/5V 系统总线供电的全面需求。内部集成的 100mΩ 高侧 MOSFET 和 40mΩ 低侧 MOSFET 在 2A 满载条件下保持了优异的效率表现。CXSD61199F 采用 TSOT-23-8（FC） 超小型封装，配合 PG 指示、PSM 模式和同步时钟功能，是高性能、高灵活性 2A 电源解决方案的理想选择。

2. 主要特点与技术亮点

• 电流模式控制：采用固定频率电流模式控制架构，提供快速瞬态响应和出色的线路/负载调整率，内部补偿简化外部设计。
• Power Good (PG) 指示：开漏输出 PG 引脚，当输出电压达到设定值的 90% 以上且持续 400μs 后输出高阻态，否则拉低，方便系统进行电源时序管理。
• Power Saving Mode (PSM)：轻载时自动进入跳周期模式，降低有效开关频率，减少开关损耗，提高轻载效率。
• 外部同步时钟（200kHz-2MHz）：EN/SYNC 引脚可接受 200kHz 至 2MHz 的外部时钟，实现多路电源的同步工作，降低系统 EMI 复杂度。
• 高精度基准电压：0.807V ±1% 的精密基准电压，确保输出电压精度。
• 内置 100mΩ/40mΩ MOSFET：低导通电阻，降低损耗，提高效率（最高 95%）。
• 内部软启动：EN 上升后 1.2ms 输出电压开始上升，软启动时间（VFB 从 0V 到 0.8V）为 1.5ms，PG 信号在软启动完成后 0.8ms 输出高电平。
• 逐周期电流限制：在高侧 MOSFET 导通期间监测电流，超过限流阈值（典型 4.6A）时立即关断，保护器件免受短路或电感饱和损坏。
• 输出欠压保护（UVP）：当 VFB < 50% 参考电压时触发打嗝模式，自动尝试恢复，降低短路功耗。
• BOOT UVLO：在 VBOOT-SW 低于 2.65V 时强制导通低侧 MOSFET 200ns 以充电自举电容，确保高侧 MOSFET 正常驱动。
• 低关断电流（< 7μA）：关断模式下功耗低，适合电池供电系统。
• 内置 5V 偏置稳压器（PVCC）：为内部电路供电，外接 ≥0.1μF 电容。

3. 典型应用电路与引脚封装

CXSD61199F 的典型应用电路简洁：输入电容（≥10μF 陶瓷电容），输出电容（根据输出电压和纹波要求选择 22μF 至 68μF 陶瓷电容），功率电感（2.2μH 至 5.6μH 根据输出电流和电压选择），反馈电阻分压网络（R1/R2 设定输出电压），EN/SYNC 引脚可接高电平（固定 500kHz）或外部时钟，BOOT 引脚外接 0.1μF 自举电容，PG 引脚外接上拉电阻至 PVCC 或外部 5V 电源。

图1. 典型应用电路（CXSD61199F 同步降压转换器）

图2. 引脚封装图（TSOT-23-8 (FC)）

TSOT-23-8 (FC) 引脚功能：1-PG，2-VIN，3-SW，4-GND，5-BOOT，6-EN/SYNC，7-PVCC，8-FB。

4. 极限参数与电气特性（设计参考）

5. 工作原理与设计指导

5.1 电流模式控制

CXSD61199F 采用 固定频率电流模式控制 架构。在正常工作状态下，振荡器置位 S-R 锁存器导通高侧 N-MOSFET，电感电流上升。当电感电流达到电流比较器阈值时，复位 S-R 锁存器关断高侧 MOSFET，低侧 MOSFET 导通，电感电流下降，直至下一周期开始。电流模式控制具有快速瞬态响应、简单补偿和逐周期限流等优势。

5.2 Power Saving Mode (PSM)

芯片在轻载时自动进入 Power Saving Mode (PSM)，通过跳周期方式降低有效开关频率，减少开关损耗和驱动损耗，从而提高轻载效率。当 VFB 高于 VREF × 1.005 时，内部时钟被禁用，跳过 PWM 脉冲；当 VFB 低于该阈值时，内部时钟重新启用，激活新的开关周期。在 PSM 模式下，每个脉冲的最小峰值电流被钳位，低侧 MOSFET 的零电流检测功能防止电感电流变为负值，进一步提升轻载效率。当负载电流增加时，芯片自动返回固定频率连续导通模式（CCM），实现平滑的模式转换。

5.3 Power Good (PG) 指示

芯片提供 开漏 PG 引脚 用于指示输出电压状态。软启动完成后，PG 功能激活。当 VFB 超过参考电压的 90% 且持续 400μs（典型值）后，PG 引脚变为高阻抗（需外接上拉电阻）。当 VFB 降至参考电压的 85% 以下时，PG 引脚被拉低。PG 引脚可用于系统电源时序管理，上拉电阻建议连接至 PVCC（5V）或外部电压（低于 5.5V）。

5.4 外部同步时钟

EN/SYNC 引脚可接受 200kHz 至 2MHz 的外部时钟 实现同步。当外部时钟施加到 EN/SYNC 引脚时，芯片将开关频率同步至外部时钟频率。外部时钟的占空比应为 20% 至 80%，高电平 >2V，低电平 <0.8V。当 EN/SYNC 引脚为高电平（>1.6V）且无外部时钟时，芯片以内部 500kHz 工作。若 EN 引脚被拉低超过 8μs，芯片进入关断模式。

5.5 内部软启动

芯片内置 1.5ms 软启动 功能，用于抑制启动浪涌电流。EN 上升后约 1.2ms 输出电压开始上升，软启动时间（VFB 从 0V 到 0.8V）约 1.5ms。PG 信号在软启动完成后约 0.8ms 输出高电平。芯片支持 预偏置输出启动，能平滑接管已有输出电压。

5.6 逐周期电流限制

芯片在高侧 MOSFET 导通期间监测开关电流，若超过限流阈值（典型 4.6A），立即关断高侧 MOSFET，防止电感饱和或短路损坏。低侧 MOSFET 也具备限流（典型 2A），防止负向电流过大。

5.7 输出欠压保护（UVP）与打嗝模式

当 FB 电压低于参考电压的 50% 时，芯片触发 UVP。芯片进入 打嗝模式（Hiccup Mode）：停止开关动作，周期性尝试重新启动。若故障解除，芯片恢复正常工作；若故障依旧，则重复打嗝循环。这种自动恢复机制适用于需要高可靠性的无人值守系统。

5.8 BOOT UVLO

为确保高侧 MOSFET 正常驱动，芯片监测 BOOT 与 SW 之间的电压。当 VBOOT-SW 低于 2.65V 时，芯片强制导通低侧 MOSFET 200ns 以充电自举电容，直至 VBOOT-SW 高于 2.9V。该功能在轻载、高输出电压条件下尤为重要，确保高侧 MOSFET 始终获得足够的栅极驱动电压。

5.9 输入欠压锁定（UVLO）与使能（EN）

UVLO 监测输入电压，当 VIN 低于 3.25V 时芯片停止开关；当 VIN 恢复至 3.9V 以上时重新启动。EN 引脚拉低（<1.1V）关断输出，拉高（>1.6V）使能芯片。EN 引脚同时用作同步时钟输入。

5.10 电感与电容选择

电感选择：推荐电感值 2.2μH 至 5.6μH。纹波电流计算公式：ΔI_L = (V_OUT / (f × L)) × (1 - V_OUT / V_IN)。建议纹波电流为输出电流的 20%-50%。电感饱和电流应大于峰值限流值。

输入电容：建议使用 ≥10μF 低 ESR 陶瓷电容（X5R/X7R），耐压 25V。

输出电容：建议使用 22μF 至 68μF 低 ESR 陶瓷电容。输出纹波计算公式：ΔV_OUT = ΔI_L × (ESR + 1 / (8 × f × C_OUT))。

5.11 补偿设计

芯片内部已集成补偿，但可通过外部电阻 R5 调整环路带宽（建议低于 60kHz）。当使用不同容量的输出电容时，可调整 R5 值优化稳定性。

6. 基于 CXSD61199F 的机顶盒电源设计实例

设计目标：一款机顶盒电源，需要为 SoC 提供 1.0V/1.5A 供电，输入为 12V 适配器，要求高效率、小体积、全陶瓷电容方案，并需要 PG 指示用于系统时序控制。

• 系统配置：选用 CXSD61199F，输入 12V，输出 1.0V/1.5A，开关频率 500kHz（EN/SYNC 接高）。功率电感选用 2.2μH（饱和电流 >3A），输入电容 10μF/25V X7R 陶瓷电容，输出电容 22μF/6.3V X7R 陶瓷电容（有效容量需考虑降额）。反馈电阻：R2=10kΩ，R1=10kΩ × (1.0-0.807)/0.807 ≈ 2.39kΩ（实际选用 2.4kΩ）。补偿电阻 R5 参考推荐值 4.58kΩ（见表1）。PG 引脚通过 100kΩ 电阻上拉至 PVCC（5V）。
• 参数设置：EN/SYNC 接高电平（固定 500kHz）。BOOT 引脚外接 0.1μF 自举电容。PVCC 外接 0.1μF 电容。
• 效率表现：在 12V 输入、1.0V/1.5A 输出条件下，典型效率可达 85% 以上，轻载时 PSM 模式进一步提高效率。
• 瞬态响应：电流模式控制提供快速负载瞬态响应，满足 SoC 对供电的严苛要求。
• PG 时序：软启动完成后约 0.8ms，PG 引脚输出高电平，系统主控可据此启动后续上电序列，实现安全的电源时序管理。
• 保护机制：输出短路时，逐周期限流（4.6A）和 UVP 打嗝模式提供可靠保护，短路解除后自动恢复。

7. PCB 布局建议

• 功率回路最小化：将输入电容、高侧 MOSFET（内部）、低侧 MOSFET（内部）和电感构成的功率回路尽可能紧凑，减小寄生电感。VIN 引脚和 GND 引脚之间的高频旁路电容应紧靠芯片放置。
• 输入电容布局：输入电容应靠近 VIN 和 GND 引脚放置，以提供低阻抗的交流电流路径。推荐使用 X5R/X7R 陶瓷电容。
• SW 节点处理：SW 节点为高频电压跳变节点，应保持尽可能小的铜箔面积，以降低 EMI 辐射。同时，SW 节点应远离敏感的模拟信号（如 FB、PG）。
• 反馈网络布局：反馈电阻分压器（R1/R2）应紧靠 FB 引脚放置，且走线应远离 SW 节点和电感。反馈信号应从输出电容之后取点，以确保采样到真实的输出电压。
• PG 上拉电阻：PG 引脚的上拉电阻应靠近芯片放置，走线尽量短。
• 自举电容布局：BOOT 引脚与 SW 引脚之间的自举电容（0.1μF）应尽可能靠近芯片放置，走线短而宽。
• 地线分割：建议将模拟地和功率地分开布线，在芯片的裸露焊盘（如有）处单点连接。所有小信号参考地应连接到模拟地，以减少功率回路的噪声耦合。
• 散热设计：对于 TSOT-23-8 封装，建议通过大面积地平面和过孔辅助散热，确保结温不超过 125°C。

8. 订购信息与技术支持

CXSD61199F 提供 TSOT-23-8（FC） 超小型封装，无铅、RoHS 合规。芯片提供 Power Good 指示、PSM 轻载模式、外部同步时钟及全面的保护特性，适合对系统时序管理和灵活性有较高要求的 2A 应用。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计和 FAE 现场支持。