CXDC65277BC 3+2相PWM控制器 | AMD SVI2 | VDD/VDDNB | 集成3路驱动器 | G-NAVP | WQFN-52L - 嘉泰姆电子

CXDC65277BC 3+2相PWM控制器 | AMD SVI2 | VDD/VDDNB | 集成3路驱动器 | G-NAVP | WQFN-52L - 嘉泰姆电子

产品型号:CXDC65277BC
产品类型:DC-DC转换器
产品系列:Vcore AMD CPU Vcore 解决方案
产品状态:量产
浏览次数:17 次
加入收藏

产品简介

CXDC65277BC 是一款3+2相PWM控制器,集成3路驱动器,兼容AMD SVI2电压调节器规范,支持CPU核心(VDD)和北桥(VDDNB)供电。采用G-NAVP拓扑、CCRCOT技术、0.5% DAC精度、差分远端电压检测,集成OVP/UVP/NVP/OCP/UVLO保护,采用WQFN-52L封装。嘉泰姆电子提供完整方案与技术支持。

技术参数

输入电压范围 (VIN)4.5V~24V
输出电压 (VOUT)5V
工作频率400kHz
转换效率95%
封装类型WQFN6x6-52
TopologyVcore AMD CPU Vcore 解决方案
Control methodPWM/PFM
Switching frequency400kHz
Protection过流/过压/过温
FeaturesAdjustable Frequency;Built-in Bootstrap Switch;DCR Current Sense;Diode Emulation Mode;Droop Control;Enable Input;Fast Transient Response;G-NAVP Control;OCP;OVP;Power Good;SCP;UVP
Operating temp-40℃~125℃
Precision±1%
Built-in DAC GeneratorYes
Number of MOSFET Drivers1;2
Accuracy (Vout>=1V) (+/- %)0.5
VID Table SupportSVI2
Number of Phases2;3

产品详细介绍

CXDC65277BC 3+2相PWM控制器 | AMD SVI2 | VDD/VDDNB | 集成3路驱动器 | G-NAVP | WQFN-52L - 嘉泰姆电子

CXDC65277BC 3+2相PWM控制器
AMD SVI2 | VDD/VDDNB | 集成3路驱动器 | G-NAVP拓扑 | WQFN-52L

产品版本:Rev 1.0 | 更新日期:2026年7月 | 型号:CXDC65277BC | 封装:WQFN-52L(6×6mm)

嘉泰姆电子(JTM-IC)推出的 CXDC65277BC 是一款高度集成的 3+2相PWM控制器,内置 3路高精度驱动器,专为满足 AMD SVI2电压调节器规范设计,可同时支持CPU核心(VDD)和CPU北桥部分(VDDNB)供电。芯片采用Richtek专有的 G-NAVP™(Green Native AVP)拓扑与 CCRCOT(Constant Current Ripple Constant On-Time) 技术,使工程师能够轻松设置Droop以满足AMD CPU对 AVP(自适应电压定位)的全部要求。芯片内建 SVI2接口,通过SVC、SVD、SVT三线总线与CPU通信,支持 VOTF Complete 及数字编码电压/电流上报。CXDC65277BC支持 3/2/1相VDD2/1/0相VDDNB 灵活配置,支持 单相二极管仿真模式(DEM),在不同负载条件下可达90%效率。芯片提供 专用偏移功能电源良好指示(PGOOD/PGOODA)过流指示(OCP_L)双OCP机制,并具备完整的故障保护功能,包括过压、欠压、负压保护。芯片采用 WQFN-52L(6×6mm) 封装,是AMD SVI2移动平台CPU供电的理想选择。

核心优势: AMD SVI2兼容 | 双输出(VDD+VDDNB) | 3/2/1相VDD + 2/1/0相VDDNB | 集成3路驱动器 | G-NAVP™拓扑 | CCRCOT技术 | 0.5% DAC精度 | 差分远端电压检测 | 内置ADC平台编程 | 双OCP机制 | 动态负载线/零负载线 | 二极管仿真模式 | OVP/UVP/NVP/OCP/UVLO保护 | WQFN-52L封装。

1. 产品概述与市场定位

在AMD移动平台笔记本的CPU供电设计中,多相PWM控制器需要同时为CPU核心(VDD)和北桥部分(VDDNB)提供高效、高精度的电压调节,并支持AMD SVI2协议实现与CPU的实时通信。CXDC65277BC作为一款 符合AMD SVI2规范的同步Buck控制器,通过 SVI2接口 与CPU实时通信,支持 0.25V至1.55V 的宽输出电压范围,DAC精度达 ±0.5%,满足AMD CPU对电压精度的严苛要求。

芯片采用 G-NAVP™拓扑,这是一种基于有限直流增益误差放大器的电流模式恒定导通时间控制方式,可同时改善DC失调问题并提升系统精度与瞬态响应。CXDC65277BC还集成了 CCRCOT(恒定电流纹波恒定导通时间) 技术,提供优异的输出电压纹波表现。芯片内置 ADC 用于平台编程,通过 SET1、SET2、V064/SET3、OFS、OFSA 等多功能引脚可设置OCP_TDC阈值、DVID补偿、内部斜坡幅度、QR阈值、OCP触发延迟、外部偏移、电流增益比等参数,极大节省了引脚数量。CXDC65277BC采用 WQFN-52L(6×6mm) 封装,是AMD SVI2移动平台多相CPU供电方案的理想选择。

2. 主要特点与技术亮点

AMD SVI2兼容SVI2接口
双输出VDD + VDDNB
3/2/1相VDD灵活多相配置
集成3路驱动器节省外部元件
G-NAVP™拓扑有限DC增益EA
CCRCOT技术恒定电流纹波
0.5% DAC精度高精度电压输出
双OCP机制OCP_TDC/OCP_SPIKE
  • G-NAVP™控制模式:基于有限DC增益误差放大器的电流模式恒定导通时间控制,兼具快速瞬态响应与高DC精度,轻松满足AMD AVP规范。
  • SVI2接口:三线总线(SVC、SVD、SVT)与CPU通信,支持20MHz高速I²C模式,支持VOTF Complete及电压/电流数字上报。
  • 集成3路驱动器:内置VDD两相和VDDNB一相共3路高侧/低侧MOSFET驱动器,集成自举电路,大幅减少外部元件数量。
  • CCRCOT技术:恒定电流纹波恒定导通时间控制,在整个输入/输出范围内提供优异的输出电压纹波,工作频率随VID、负载电流和输入电压自适应变化。
  • 二极管仿真模式(DEM):单相工作时在轻载条件下自动进入DEM模式,降低开关频率与开关损耗,显著提升轻载效率,不同模式下效率可达90%。
  • 电源状态切换:支持PSI0_L/PSI1_L命令,可在多相CCM、单相CCM和单相DEM之间切换,满足AMD电源管理协议。
  • 双OCP机制:OCP_TDC(时间+电流阈值)和OCP_SPIKE(逐周期电流阈值)双重保护,提供灵活的过流保护配置。
  • 动态负载线与零负载线:支持动态负载线调整和零负载线配置,满足不同平台需求。
  • 可调电流增益:通过V064/SET3引脚可设置VDD和VDDNB的电流增益比,优化负载线精度。
  • 无损电流检测:采用电感DCR无损电流检测方法,配合NTC热敏电阻实现温度补偿,保证全温度范围内负载线精度。
  • 快速响应(QR)机制:在负载阶跃瞬态时禁用交错功能并同时开通所有UGATE一个脉冲,有效抑制输出电压跌落。
  • DVID增强:当VID跳变时,保持电感电流以维持负载线,减少Droop效应,优化DVID性能。
  • 过流指示(OCP_L):双OCP事件发生时,OCP_L开漏输出拉低,通知系统过流状态。
  • 系统保护:集成OVP(过压)、UVP(欠压)、NVP(负压)、OCP(过流)、PHOCP(逐相过流)及UVLO(欠压锁定),确保系统安全可靠运行。

3. 典型应用电路

CXDC65277BC的典型应用电路包括:SVI2接口连接CPU(SVC、SVD、SVT),OCP_L过流指示输出,PGOOD/PGOODA电源就绪输出,PWROK系统电源就绪输入,VDD三相输出级(PHASE1/PHASE2/PWM3驱动外置MOSFET、电感、输出电容),VDDNB两相输出级(PHASEA1/PWMA2驱动外置MOSFET、电感、输出电容),ISEN1P~ISEN3P/ISEN1N~ISEN3N电流检测输入,ISENA1P/ISENA2P/ISENA1N/ISENA2N电流检测输入,IMON/IMONA电流监测输出,VSEN/VSENA差分远端电压检测,COMP/FB和COMPA/FBA补偿网络,SET1/SET2/V064/SET3/OFS/OFSA多功能引脚配置平台参数,V064/SET3基准电压输出。

典型应用电路
图2. 典型应用电路

图3. CXDC65277BC 内部功能方框图
内部集成:3+2相PWM控制器、G-NAVP™控制环路、SVI2接口与配置寄存器、MUX与ADC、DAC、软启动与压摆率控制、误差放大器、失调消除、UVLO、电流平衡、PWM比较器、TON GEN、RAMP、OC/OV/UV/NV保护、集成3路驱动器等。

4. 极限参数与电气特性(设计参考)

极限参数 (Absolute Maximum Ratings)
符号参数最小值最大值单位
VCC电源电压-0.36.5V
PVCC驱动器电源-0.36.5V
RGND返回地-0.30.3V
TONSET/TONSETA导通时间设置-0.328V
BOOTx~PHASEx自举电压(DC)-0.36.8V
PHASEx开关节点(DC)-0.332V
LGATEx下管驱动(DC)-0.36.8V
UGATEx~PHASEx上管驱动(DC)-0.36.8V
其他引脚控制/逻辑引脚-0.36.8V
PD功耗 @TA=25°C3.77W
θJA结到环境热阻26.5°C/W
θJC结到外壳热阻6.5°C/W
TJ结温150°C
TSTG存储温度-65150°C
ESD (HBM)人体模型2kV
推荐工作条件
参数最小值最大值单位
VCC 电源电压4.55.5V
PVCC 驱动器电源4.55.5V
VIN 输入电压4.524V
结温范围-40125°C
关键电气特性 (VCC=5V, TA=25°C)
参数条件典型值单位
供电电流EN=3V, 不开关12mA
关断电流EN=0V5μA
PVCC供电电流VBOOTX=5V, 不开关150μA
驱动器POR阈值PVCC上升3.85V
V064电压0.64V
DC精度VDAC=1.0V~1.55V±0.5%
动态VID压摆率SetVID fast10mV/μs
EA输入失调±2mV
EA直流增益RL=47kΩ80dB
EA增益带宽积CLOAD=5pF10MHz
RGND电流EN=3V, 不开关200μA

5. 工作原理与设计指导

5.1 G-NAVP™ 控制模式

CXDC65277BC采用 G-NAVP™(Green Native AVP) 控制器,这是一种 带直流失调消除的电流模式恒定导通时间控制。当电流反馈信号达到COMP信号时,产生导通时间宽度实现PWM调制。该方法不仅能改善DC失调问题以提升系统精度,还能提供快速的瞬态响应。在连续导通模式(CCM)下,电流反馈信号与COMP信号比较产生PWM波形,各相按相间交错方式工作。

5.2 二极管仿真模式(DEM)

轻载条件下,开关损耗是主要功耗来源。CXDC65277BC可在单相工作时进入 二极管仿真模式(DEM),低侧MOSFET工作如二极管:当相电压为负时导通,当相电压为正时关断(不允许反向电流)。负载降低时,输出电容放电时间增加,开关频率与开关损耗相应降低,显著改善轻载效率,不同模式下效率可达90%。

5.3 电源状态切换(PSI)

CXDC65277BC支持通过SVI2协议由CPU命令切换电源状态。PSI[x]_L位控制VDD和VDDNB控制器通道的工作模式,默认工作模式为多相CCM。各电源状态对应的工作模式如下:

PSI0_L : PSI1_LVDD模式(3相配置)VDDNB模式(2相配置)
11 或 103相CCM2相CCM
011相DEM1相DEM
001相DEM1相DEM

5.4 开关频率(TON)设置

CXDC65277BC采用恒定导通时间控制,专利的 CCRCOT(恒定电流纹波恒定导通时间) 技术可产生随输入电压和VID码自适应的导通时间,获得恒定电流纹波。当VDAC≥1.8V时,芯片采用伪恒定频率技术,避免开关频率过高。通过TONSET/TONSETA引脚连接电阻RTON设定导通时间:

tON(0.5V≤VDAC<1.8V) = 24.4×10⁻¹² × RTON / (VIN - VDAC)
tON(VDAC≥1.8V) = 13.55×10⁻¹² × RTON × VDAC / (VIN - VDAC)

5.5 电流检测与设置

CXDC65277BC采用 无损DCR电流检测 方法,实现高效率。当电感DCR时间常数等于RXCX滤波网络时间常数时,电容CX上产生ILX×DCR的电压,生成电感电流信号。电流检测比例关系为:

ISENxN = IL × DCRL / RCSx
L / DCRL = RX × CX

设计中RCSx阻值推荐范围为500Ω至1.2kΩ。RX建议使用两个0603尺寸电阻串联以增强Iout上报精度,CX建议使用X7R类型。

5.6 Droop(负载线)设置

通过正确设置误差放大器增益,可轻松实现 有源电压定位(AVP)。目标为:

VDD = VDAC,VDD - ILOAD × RDROOP
VDDNB = VDAC,VDDNB - ILOAD × RDROOP

误差放大器增益设置公式为:

AV = R2/R1 = G1 / RDROOP
G1(VDD) = (RSENSE/RCSx) × RIMON × (4/10) × Ai_VDD
G1(VDDNB) = (RSENSE/RCSx) × RIMON × (8/10) × Ai_VDDNB

5.7 环路补偿

CXDC65277BC的补偿器采用简单的 Type I补偿器(一极点一零点) 即可实现适当补偿。补偿器电容C1和C2设计如下:

C2 = C × RC / R2
C1 = 1 / (R1 × π × fSW)

5.8 电流平衡

CXDC65277BC在电流环路中实现内部电流平衡机制。控制器检测并比较每相电流信号与平均电流。如果某一相的检测电流大于平均电流,该相的导通时间将被调整得更短,实现各相均流。

5.9 初始偏移与外部偏移

CXDC65277BC提供初始偏移和外部偏移(超频偏移)功能。通过SET2引脚设置OFSENABLE和OFSAENABLE位选择偏移模式:

Vinitial_OFS = VOFS/OFSA - 1.2V
VExternal_OFS = VOFS/OFSA - 1.2V
VDD = VDAC - ILOAD × RDROOP + VOffset

5.10 动态VID增强

在动态VID事件期间,CXDC65277BC保持电感电流以维持负载线。当VID下降在轻载条件下时,控制器关断低侧MOSFET防止负电流,在4个PWM脉冲后返回正常CCM下降操作。DVID补偿可通过SET1和SET2引脚设置,提升DVID压摆率并调整VOTF完成时机。

5.11 快速响应(QR)机制

当瞬态负载阶跃较大时,环路响应难以满足能量传输需求,输出电压会产生下冲。CXDC65277BC具有 快速响应(QR)机制,采用非线性控制,在瞬时阶跃负载时禁用交错功能并同时开通所有UGATE一个脉冲,抑制输出电压跌落。QR阈值可通过SET2引脚设置。

5.12 电流监测与上报

CXDC65277BC通过电感电流检测提供电流监测功能。IMON/IMONA电压计算如下:

VIMON = IL,SUM × (DCRL/RCSx) × RIMON + 0.64
VIMONA = IL,SUM × 2 × (DCRL/RCSx) × RIMONA + 0.64

ADC电路监测IMON/IMONA引脚电压变化,解码为数字格式并存储到输出电流寄存器。

6. SVI2接口与通信协议

CXDC65277BC支持AMD SVI2(Serial VID Interface 2.0) 协议,通过SVC(时钟)、SVD(数据)、SVT(遥测)三线总线与CPU通信。SVI2接口支持20MHz高速I²C模式,基于SVD数据包。SVD数据包包含VDD域选择位、VDDNB域选择位、PSI0_L、VID代码位、PSI1_L、TFN、负载线斜率微调、偏移微调等字段。SVI2接口支持VOTF(VID on-the-Fly)转换,当VID上升并达到目标VID时,控制器发送VOTF Complete信号。

7. 保护机制

  • 过流保护(OCP):双OCP机制,OCP_TDC(时间+电流阈值)和OCP_SPIKE(逐周期电流阈值)。OCP_SPIKE阈值由RIMON设置,OCP_TDC阈值通过SET1引脚设置。任一机制触发后,OCP_L拉低,经过动作延迟后关断所有通道的高侧和低侧MOSFET。
  • 逐相过流保护(PHOCP):每个相位独立检测,RCSx决定PHOCP阈值。触发后控制器关断所有高侧和低侧MOSFET以保护CPU。
  • 过压保护(OVP):VSEN/VSENA电压超过内部基准325mV时触发OVP并锁存,控制器尝试开通低侧MOSFET并关断高侧MOSFET。一路触发OVP时,另一路也进入软关断序列。1μs延迟防止误触发。
  • 负压保护(NVP):OVP锁存期间,当VSEN/VSENA电压低于0V时触发NVP,关断所有低侧MOSFET。NVP仅在OVP触发后有效。
  • 欠压保护(UVP):VSEN/VSENA电压低于内部基准500mV时触发UVP锁存,关断高侧和低侧MOSFET。3μs延迟防止误触发。
  • 欠压锁定(UVLO):VCC电压降至IC POR阈值以下时触发UVLO,关闭内部PWM逻辑驱动。3μs延迟防止误触发。

8. 典型应用设计实例

设计目标:AMD SVI2移动平台笔记本CPU供电,VDD输出1.1V/45A(3相),VDDNB输出1.1V/20A(2相),输入电压12V,开关频率400kHz,负载线1.5mΩ。

  • 初始设置:CXDC65277BC初始电压通过Boot VID设置(SVC/SVD引脚),Boot VID默认1.1V。IBIAS引脚接100kΩ电阻到地。
  • 开关频率设置:通过TONSET/TONSETA引脚设置开关频率为400kHz。
  • 电流检测:无损RC滤波检测DCR电流,RXCX时间常数匹配LX/DCRX。CX=1μF时,RX=500Ω。
  • IMON电阻网络:TL=25°C、TR=50°C、TH=100°C,NTC=100kΩ@25°C,β=4485。计算得RIMON=34.3kΩ,RIMONA=16.8kΩ。
  • 负载线设计:1.5mΩ Droop,DCR=1.1mΩ,RCSx=1.1kΩ,得AV=R2/R1。取R1=10kΩ,则R2根据计算确定。
  • 补偿器设计:根据输出电容和ESR计算C1和C2。
  • SET1网络:设置OCP_TDC=60%,DVID补偿=00,RSET=45%,得R1=160kΩ,R2=9.77kΩ。
  • SET2网络:设置QRTH=47mV,DVID补偿=0,OCP延迟=10ms,得R1=75.8kΩ,R2=9.68kΩ。
  • V064/SET3网络:设置VDD电流增益=100%,VDDNB电流增益=100%,得RSET3_U=68kΩ,RSET3_D=10kΩ,CV064=22nF。
设计支持: 嘉泰姆电子提供CXDC65277BC评估板、参考设计(原理图、BOM、PCB布局)及FAE技术支持,并提供基于Excel的设计工具协助环路与保护参数计算。

9. PCB布局建议

  • 大电流路径:保持大电流路径短,尤其是地端子。功率走线与负载连接尽可能短,这对高效率至关重要。
  • 电感充放电路径:需权衡走线长度时,宁可让电感充电路径长于放电路径。
  • 电流检测元件:电流检测元件靠近控制器放置。ISENxP和ISENxN连接用于电流限制和电压定位,必须使用 开尔文检测连接 保证电流检测精度。
  • 检测节点走线:从检测节点到控制器的PCB走线应平行返回。
  • 高速开关节点:高速开关节点应远离敏感模拟区域(COMP、FB、ISENxP、ISENxN等)。
  • 散热焊盘:将暴露焊盘通过低阻抗路径连接到地平面,建议使用至少5个过孔连接到PCB内层地平面。
  • 集成驱动器布局:UGATE/LGATE走线尽量短而宽,自举电容紧靠BOOT和PHASE引脚。
  • SVI2走线:SVC、SVD、SVT走线远离功率噪声源,保持等长。

10. 引脚封装图

引脚封装图
引脚封装图

CXDC65277BC采用 WQFN-52L 6×6mm 封装,引脚包括:VDD控制器(COMP、FB、VSEN、ISEN1P~ISEN3P、ISEN1N~ISEN3N、IMON、TONSET、PWM3、SET1、SET2)、VDDNB控制器(COMPA、FBA、VSENA、ISENA1P、ISENA2P、ISENA1N、ISENA2N、IMONA、TONSETA、PWMA2)、SVI2接口(SVC、SVD、SVT、PWROK、VDDIO)、驱动器(BOOT1、UGATE1、PHASE1、LGATE1、BOOT2、UGATE2、PHASE2、LGATE2、BOOTA1、UGATEA1、PHASEA1、LGATEA1)、电源(VCC、PVCC、V064/SET3、RGND、GND)、控制(EN、PGOOD、PGOODA、OCP_L、OFS、OFSA)、NC(无内部连接)。

11. 订购信息与技术支持

CXDC65277BC采用 WQFN-52L(6×6mm) 封装,无铅、RoHS合规、无卤素。产品型号:CXDC65277BCGQW(WQFN-52L 6×6 W-Type,Green)。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持,包括评估板、参考设计和FAE现场支持。

用户评论

共有条评论
用户名: 密码:
验证码: 匿名发表