CXDC65269B 4/3/2/1相多相同步Buck控制器
Intel VR12.5 SVID | G-NAVP拓扑 | 0.5% DAC精度 | WQFN-32L

产品版本：Rev 1.0 | 更新日期：2026年7月 | 型号：CXDC65269B | 封装：WQFN-32L（4×4mm）

嘉泰姆电子（JTM-IC）推出的 CXDC65269B 是一款高度集成的 4/3/2/1相多相同步Buck控制器，专为满足 Intel VR12.5 兼容CPU规格设计，内建 串行VID（SVID）控制接口，可无缝与Intel VR12.5兼容CPU通信。芯片采用Richtek专有的 G-NAVP™（Green Native AVP）拓扑，基于有限直流增益的误差放大器与电流模式控制，使工程师能够轻松设置Droop以满足Intel CPU对 AVP（自适应电压定位）的全部要求。基于G-NAVP™拓扑，CXDC65269B还具备 快速响应机制，可在负载瞬态期间优化AVP性能。芯片支持多种工作状态下的模式切换，并支持 Fast、Slow、Decay 三种不同压摆率的VID on-the-fly功能，是笔记本、台式机与服务器多相CPU核心供电的理想选择。

1. 产品概述与市场定位

在服务器、台式机与高端笔记本的CPU核心供电设计中，多相Buck控制器需要在 高效率、高精度、快速瞬态响应 与 丰富保护功能 之间取得平衡。CXDC65269B作为一款 符合Intel VR12.5规范的多相同步Buck控制器，通过 串行VID（SVID）接口 与CPU实时通信，支持 0.5V至3.04V 的宽输出电压范围，DAC精度达 ±0.5%，满足Intel CPU对电压精度的严苛要求。

芯片采用 G-NAVP™拓扑，这是一种基于有限直流增益误差放大器的电流模式恒定导通时间控制方式，可同时改善DC失调问题并提升系统精度与瞬态响应。CXDC65269B还集成了 CCRCOT（Constant Current Ripple Constant On Time） 技术，在整个输入/输出范围内提供优异的输出电压纹波表现。芯片内置 ADC 用于平台编程，通过 SET1/SET2/SET3 多功能引脚可设置DVD时间、RSET、DVD宽度、OCS、ICCMAX、QRTH、QRSET及输出偏移电压等参数，极大节省了引脚数量，提升了PCB空间利用率。CXDC65269B采用 WQFN-32L（4×4mm） 封装，是高性能多相CPU核心供电方案的理想选择。

2. 主要特点与技术亮点

• G-NAVP™控制模式：基于有限DC增益误差放大器的电流模式恒定导通时间控制，兼具快速瞬态响应与高DC精度，轻松满足Intel AVP规范。
• SVID接口：内建串行VID接口，支持SetVID_Fast（12.5mV/μs）、SetVID_Slow（3.125mV/μs）及SetVID_Decay三种压摆率，支持VID on-the-fly动态调压。
• CCRCOT技术：恒定电流纹波恒定导通时间控制，在整个输入/输出范围内提供优异的输出电压纹波，工作频率随VID、负载电流和输入电压自适应变化，提升CCM效率。
• 二极管仿真模式（DEM）：单相工作时在轻载条件下自动进入DEM模式，降低开关频率与开关损耗，显著提升轻载效率。
• 相间交错功能：4相运行时90°相移，3相运行时120°相移，2相运行时180°相移，有效降低输出电压纹波与EMI。
• 无损电流检测：采用电感DCR无损电流检测方法，配合NTC热敏电阻实现DCR温度补偿，保证全温度范围内负载线（Droop）精度。
• 总电流检测：专利总电流检测拓扑，仅需一颗NTC电阻即可完成全部热补偿，节省BOM成本。
• 快速响应（QR）机制：在负载阶跃瞬态时禁用交错功能并同时开通所有UGATE一个脉冲，有效抑制输出电压跌落，满足Intel动态负载规范。
• DVID补偿：当VID跳变时，通过SET1引脚建立虚拟充电电流信号，抵消实际感应充电电流，减少Droop效应，优化DVID性能。
• 系统保护：集成OVP（过压）、UVP（欠压）、OCP（过流）、NVP（负压）、UVLO（欠压锁定）及OTP热保护，确保系统安全可靠运行。

3. 典型应用电路

CXDC65269B的典型应用电路包括：SVID接口连接CPU（VCLK、VDIO、ALERT#），VR_RDY输出至PCH，VR_HOT#温度监控输出，PWM1~PWM4驱动外置功率级（如CXMD3578A），多相电感与输出电容构成Buck功率级，ISENxP/ISENxN差分电流检测输入，IMON电流监测输出，VSEN/RGND差分远端电压检测，COMP/FB补偿网络，TONSET外接电阻设定导通时间，SET1/SET2/SET3多功能引脚配置平台参数。

图2. 典型应用电路

4. 极限参数与电气特性（设计参考）

5. 工作原理与设计指导

5.1 G-NAVP™ 控制模式

CXDC65269B采用 G-NAVP™（Green Native AVP） 控制器，这是一种 带直流失调消除的电流模式恒定导通时间控制。当电流反馈信号达到COMP信号时，产生导通时间宽度实现PWM调制。该方法不仅能改善DC失调问题以提升系统精度，还能提供快速的瞬态响应。在连续导通模式（CCM）下，电流反馈信号与COMP信号比较产生PWM波形，各相按相间交错方式工作。

5.2 二极管仿真模式（DEM）

轻载条件下，开关损耗是主要功耗来源。CXDC65269B可在单相工作时进入 二极管仿真模式（DEM），低侧MOSFET工作如二极管：当相电压为负时导通（电感电流从源极流向漏极），当相电压为正时关断（不允许反向电流）。负载降低时，输出电容放电时间增加，开关频率与开关损耗相应降低，显著改善轻载效率。

5.3 相间交错功能

CXDC65269B作为多相控制器，具有相间交错功能：4相运行时90°相移，3相运行时120°相移，2相运行时180°相移。相间交错可有效降低输出电压纹波与EMI问题，同时降低输入电容的RMS电流应力。

5.4 开关频率（TON）设置

CXDC65269B采用恒定导通时间控制，专利的 CCRCOT（恒定电流纹波恒定导通时间） 技术可产生随输入电压和VID码自适应的导通时间，获得恒定电流纹波，使输出电压纹波在不同输入/输出电压下保持近似恒定。通过在输入端子与TONSET引脚之间连接电阻R_TON设定导通时间：

通过Ton与fsw的关系可得最大开关频率：fsw(MAX) = (1/TON(MAX)) × (VDAC(MAX)/VIN(MAX))。负载增加时，导通时间保持恒定，关断时间减小，开关频率升高以传输更多功率；负载降低时开关频率下降，从而在轻载时提升效率。

5.5 每相电流检测

CXDC65269B采用 无损DCR电流检测 方法，实现高效率。当电感DCR时间常数等于R_XC_X滤波网络时间常数时，电容C_X上产生I_LX×DCR的电压，生成电感电流信号。ISENxN端电压为：ISENXN = (I_LX × DCR) / R_CSx，其中满足L_X/DCR = R_XC_X。该方法效率高，但DCR值随温度漂移，需在IMON引脚网络中加入NTC电阻实现DCR温度补偿。设计中R_CSx阻值限定为680Ω，精度建议1%或更高。

5.6 总电流检测

CXDC65269B采用专利的 总电流检测 方法，与每相需要NTC电阻的传统方法不同，总电流检测仅需 一颗NTC电阻 即可实现温度补偿，节省NTC成本。IMON与VREF之间的电阻网络设定部分电流环增益，用于负载线（Droop）设置和精确过流保护：

其中R_EQ包含NTC电阻，用于补偿DCR热漂移，实现高精度负载线。

5.7 负载线（Droop）设置

G-NAVP™拓扑可通过电流环和电压环设置负载线（Droop），负载线是负载电流I_CC与输出电压V_CORE之间的斜率。负载线设置公式为：

通过同时使用电流环和电压环，可轻松设置负载线以满足Intel VR12.5的ACLL规范。

5.8 补偿器设计

CXDC65269B的补偿器无需复杂的Type II或Type III补偿器，在G-NAVP™拓扑下可采用简单的 Type I补偿器（一极点一零点） 实现恒定输出阻抗设计，满足Intel VR12.5 ACLL规范。补偿器电容C1和C2设计如下：

5.9 多功能引脚设置机制

为减少封装引脚数量，SET[1:2]引脚采用 多功能引脚设置机制。首先通过外部电阻分压器设置功能1，然后通过内部80μA电流源设置功能2。功能1和功能2的设置电压分别为：

所有功能设置在POR后500μs内完成。通过SET[1:2]引脚到分压器中点连接R3电阻，可微调功能2的设置电压而不影响功能1。嘉泰姆电子提供基于Microsoft Excel的设计表格协助SETx电阻网络设计。

5.10 快速响应（QR）机制

当瞬态负载阶跃较大时，环路响应难以满足能量传输需求，输出电压会产生下冲。CXDC65269B具有 快速响应（QR）机制，采用非线性控制，在瞬时阶跃负载时禁用交错功能并同时开通所有UGATE一个脉冲，抑制输出电压跌落。QR机制需设置QR宽度和QR阈值，通过SET2多功能引脚配置。

5.11 动态VID（DVID）补偿

VID跳变事件发生时，环路中会产生充电电流，导致DVID性能恶化，称为Droop效应。CXDC65269B提供 DVID补偿功能，通过SET1引脚建立虚拟充电电流信号，抵消实际感应充电电流信号，减少Droop效应。SET1引脚可设置DVD_Threshold和DVD_Width，实现精确的DVID补偿。

6. SVID接口与VID电压配置

CXDC65269B支持Intel VR12.5 串行VID（SVID）接口，通过VCLK、VDIO、ALERT#与CPU通信。SVID标准命令包括：

SVID数据与配置寄存器包括Vendor ID（1Eh）、Product ID（84h）、Product Revision（00h）、Protocol ID（02h）、Capability（81h）、Status_1/2、Temperature Zone、IOUT、ICC Max、Temp Max、SR-fast/SR-slow、VOUT Max、VID Setting、Power State、Offset、Multi VR Configuration、Pointer等。VID代码表覆盖0.000V至3.040V，步进10mV，满足Intel VR12.5全范围电压需求。

7. 保护机制

• 过流保护（OCP）：由SET1引脚设置，OCP阈值参考ICCMAX电流。输出电流高于OCP阈值时，OCP以40μs延迟锁存，防止误触发。动态VID瞬态期间OCP屏蔽，VID跳变后屏蔽80μs。
• 过压保护（OVP）：VSEN引脚电压高于VID 350mV时触发OVP，UGATE拉低、LGATE拉高，0.5μs延迟锁存。
• 负压保护（NVP）：OVP锁存持续开通所有低侧MOSFET时，若VSEN检测到低于-0.05V，触发NVP关断所有低侧MOSFET。NVP仅在OVP触发后有效。
• 欠压保护（UVP）：VSEN引脚电压低于VID 350mV时UVP锁存，UGATE和LGATE均拉低，3μs延迟防止误触发。动态VID期间UVP屏蔽，跳变后屏蔽80μs。
• 欠压锁定（UVLO）：VCC或DVD电压降至POR阈值4.1V（最小）以下时触发UVLO，关闭内部PWM逻辑驱动，所有高侧和低侧MOSFET关断。
• 热保护：TSEN引脚电压超过1.887V（对应100°C）时，VR_HOT#开漏输出拉低，通知CPU启动热保护。

8. 典型应用设计实例

设计目标：Intel VR12.5桌面平台CPU核心供电，输入电压12V，3相设计，Vboot=1.7V，VDAC(MAX)=1.85V，ICCMAX=90A，ICC-DY=60A，ICC-TDC=55A，负载线1.5mΩ，快速压摆率12.5mV/μs，最大开关频率300kHz。

• 初始设置：CXDC65269B初始电压1.7V，IBIAS引脚接100kΩ电阻到地。DVD分压电阻R_{DVD_U}=510kΩ，R_{DVD_L}=125kΩ，确保V_DVD>2V使能芯片。
• 导通时间设置：TON = (1/fsw(MAX)) × (VDAC(MAX)/VIN) = 514ns，R_TON=130kΩ。
• 电流检测：无损RC滤波检测DCR电流，R_XC_X时间常数匹配L_X/DCR_X。C_X=1μF时，R_X=500Ω（L_X=360nH，DCR_X=0.72mΩ）。
• IMON电阻网络：T_L=25°C、T_R=50°C、T_H=100°C，NTC=100kΩ@25°C，β=4485，ICCMAX=90A。计算得R_IMON1=5.43kΩ，R_IMON2=12.6kΩ，R_IMON3=13.9kΩ，R_EQ(25°C)=16.8kΩ。
• 负载线设计：1.5mΩ Droop，DCR(25°C)=0.72mΩ，R_CS=680Ω，R_EQ(25°C)=16.8kΩ，得A_V=R2/R1=5.92。取R1=10kΩ，则R2=59.2kΩ。
• 补偿器设计：C1≈106pF，C2≈79pF。
• SET1网络：DVD_Threshold=45mV，DVD_Width=72μs，OCP=1.4×ICCMAX，RAMP=100%，得R1=160kΩ，R2=9.77kΩ。
• SET2网络：QR_TH=36mV，QR_Width=1.11×TON，ICCMAX=90A，得R1=75.8kΩ，R2=9.68kΩ。
• SET3：无负载偏移功能禁用，SET3直接接0Ω电阻到地。
• TSEN与VR_HOT设计：R1=100kΩ，NTC=100kΩ@25°C（β=4485），R_NTC(100°C)=4.85kΩ，计算得R2=2.8kΩ。

9. PCB布局建议

• 大电流路径：保持大电流路径短，尤其是地端子。功率走线与负载连接尽可能短，这对高效率至关重要。
• 电感充放电路径：需权衡走线长度时，宁可让电感充电路径长于放电路径。
• 电流检测元件：电流检测元件靠近控制器放置。ISENxP和ISENxN连接用于电流限制和电压定位，必须使用 开尔文检测连接 保证电流检测精度。
• 检测节点走线：从检测节点到控制器的PCB走线应平行返回。
• 高速开关节点：高速开关节点应远离敏感模拟区域（COMP、FB、ISENxP、ISENxN等）。
• 散热焊盘：将暴露焊盘通过低阻抗路径连接到地平面，建议使用至少5个过孔连接到PCB内层地平面。

10. 引脚封装图

引脚封装图

CXDC65269B采用 WQFN-32L 4×4mm 封装，引脚包括：ISEN1P~ISEN4P/ISEN1N~ISEN4N（电流检测输入）、IMON（电流监测输出）、VREF（0.6V基准）、COMP（补偿）、FB（反馈）、VSEN（电压检测）、RGND（返回地）、VCC（电源）、SET1/SET2/SET3（平台设置）、IBIAS（偏置电流设置）、TSEN（温度检测）、VR_HOT#（热监控输出）、VDIO/VCLK/ALERT#（SVID接口）、TONSET（导通时间设置）、VR_RDY（就绪指示）、DVD（输入电压检测）、PWM1~PWM4（PWM输出）、EN（使能）、GND（暴露焊盘）。

11. 订购信息与技术支持

CXDC65269B采用 WQFN-32L（4×4mm） 封装，无铅、RoHS合规、无卤素。产品型号：CXDC65269BQW（WQFN-32L 4×4 W-Type，Green）。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计和FAE现场支持。