CXSD61217 42V输入5A异步降压DC-DC转换器
峰值电流模式控制 | 可调频率100kHz-2.5MHz | 低静态电流100μA

产品版本：Rev 1.0 | 更新日期：2026年8月 | 型号：CXSD61217 | 封装：WDFN-10L 4×4mm / SOP-8 (Exposed Pad)

嘉泰姆电子（JTM-IC）推出的 CXSD61217 是一款高电压、高效率的异步降压DC-DC转换器，采用 峰值电流模式控制 架构，支持 4V至42V 的宽输入电压范围，可提供高达 5A 的连续输出电流，输出电压可在 0.8V至VIN 范围内灵活调节。该芯片内置 70mΩ 高侧MOSFET，并集成了 低静态电流设计（100μA） 和 低关断电流（2.25μA），在宽负载范围内实现了优异的效率表现。

CXSD61217的 可调开关频率（100kHz至2.5MHz） 使设计人员能够在效率和元件尺寸之间进行灵活优化。芯片支持 外部同步频率（300kHz至2.2MHz），适合对开关噪声敏感的应用。在轻载条件下，芯片自动进入 省电模式（PSM），通过降低开关频率来减少开关损耗和驱动损耗，从而提升轻载效率。芯片还集成了 可调软启动、PGOOD电源良好指示、EN使能控制、可调UVLO阈值及滞后 等丰富功能，并提供了 输入欠压锁定（UVLO）、输出欠压保护（UVP）、输出过压保护（OVP）、过流保护（OCP）和过温保护（OTP） 等全面保护机制。CXSD61217采用 WDFN-10L 4×4mm 和 SOP-8（Exposed Pad） 封装，是12V/24V电源系统、GPS、娱乐系统等工业应用的理想选择。

1. 产品概述与市场定位

在工业控制、汽车电子、网络通信等应用中，电源转换器需要承受较高的输入电压并提供稳定可靠的输出。CXSD61217作为一款 42V输入、5A输出 的异步降压DC-DC转换器，凭借其 峰值电流模式控制架构 和 宽输入电压范围，为12V/24V电源系统提供了高效、紧凑的电源解决方案。芯片支持 4V至42V 的宽输入电压范围（软启动完成后最低可至4V），输出电压可调范围为 0.8V至VIN，适用于从低电压逻辑供电到高电压总线转换等多种应用场景。

CXSD61217采用的 峰值电流模式控制 架构具备逐周期电流监测能力，通过内部比较器实时监测电感电流，实现了快速的负载瞬态响应和良好的环路稳定性。芯片的 可调开关频率（100kHz-2.5MHz） 使设计人员可以根据具体应用需求在效率和尺寸之间进行灵活权衡：较低的开关频率有助于提高效率，而较高的开关频率则允许使用更小的电感和输出电容。对于噪声敏感的应用，芯片还支持 外部同步频率（300kHz-2.2MHz），可将开关频率与系统时钟同步，有效降低EMI干扰。

在轻载管理方面，CXSD61217集成了 省电模式（PSM），在轻载条件下自动降低开关频率并关闭大部分内部电路，将供电电流降至 100μA 的静态电流水平，显著提升了轻载效率。芯片还提供了 频率折返功能，在过载或短路条件下将开关频率按1、2、4、8分频，为电感电流提供更长的下降时间，保护器件免受损坏。CXSD61217的 EN引脚 除了提供使能控制外，还可通过外部电阻分压网络调整UVLO阈值和滞后，为系统提供灵活的输入电压监测能力。

2. 主要特点与技术亮点

• 峰值电流模式控制：逐周期监测电感电流，提供快速瞬态响应和良好的环路稳定性，支持简单的外部补偿网络设计。
• 宽输入电压范围：4V至42V的宽输入范围，兼容12V和24V电源系统，适用于工业、汽车和网络通信等多种应用。
• 可调开关频率：通过外部电阻在100kHz至2.5MHz范围内调节开关频率，灵活优化效率和元件尺寸。
• 外部同步频率：支持300kHz至2.2MHz的外部时钟同步，适合对开关噪声敏感的应用。
• 省电模式（PSM）：轻载时自动降低开关频率并关闭内部电路，静态电流低至100μA，提升轻载效率。
• 频率折返功能：在过载或短路条件下自动降低开关频率，保护器件免受损坏。
• 可调软启动：通过外部电容编程软启动时间，限制启动浪涌电流，支持跟踪控制功能。
• PGOOD电源良好指示：开漏输出，实时监测输出电压状态，便于系统时序控制。
• EN引脚UVLO调整：通过外部电阻分压网络调整输入欠压锁定阈值和滞后，提供灵活的系统保护。
• 全面保护功能：包括输入UVLO、输出UVP（打嗝模式）、输出OVP、逐周期过流保护（OCP）和过温保护（OTP）。
• 两种封装选择：WDFN-10L 4×4mm和SOP-8（Exposed Pad），满足不同空间和散热需求。
• 高精度参考电压：0.8V ±1% 的参考电压精度，确保输出电压的精确调节。

3. 典型应用电路

CXSD61217的典型应用电路如下图所示。芯片外围电路主要包括：输入电容CIN（四个2.2μF或更大陶瓷电容）、输出电容COUT、功率电感L、续流二极管D1（肖特基二极管）、自举电容CBOOT（0.1μF）、频率设置电阻RRT/SYNC、反馈电阻分压网络（R1/R2）以及外部补偿网络（RCOMP/CCOMP）。对于WDFN-10L封装版本，还可选配外部软启动电容CSS/TR和PGOOD上拉电阻。

图1. CXSD61217典型应用电路

在具体设计中，输入电容应尽量靠近VIN引脚放置，以降低寄生电感对输入电压纹波的影响；续流二极管和电感应靠近SW引脚，减小开关节点面积以降低EMI辐射；反馈电阻和补偿网络应靠近FB和COMP引脚，远离噪声源。对于高电压输入应用，建议在输入侧增加一个较大容值的电解电容以抑制电压振铃。

4. 极限参数与电气特性（设计参考）

5. 工作原理与设计指导

5.1 峰值电流模式控制

CXSD61217采用 峰值电流模式控制（Peak Current Mode Control） 架构。在每个开关周期开始时，内部振荡器触发高侧MOSFET导通，电感电流线性上升。芯片内部实时监测电感电流，同时FB引脚通过电阻分压网络检测输出电压，与内部参考电压（0.8V）比较后产生COMP电压。当电感电流达到由COMP电压决定的阈值时，高侧MOSFET关断，电感电流通过外部续流二极管下降。这种控制方式实现了逐周期的电流监测和限制，提供了快速的负载瞬态响应和良好的环路稳定性。

峰值电流模式控制的一个关键优势是内置了 逐周期过流保护，当电感电流超过峰值电流限制阈值时，高侧MOSFET立即关断，有效防止电感饱和和器件损坏。此外，该控制架构还提供了 前馈补偿，能够快速响应输入电压变化，改善线性调整率。

5.2 轻载省电模式（PSM）

CXSD61217在轻载条件下自动进入 省电模式（PSM） 以提升轻载效率。当反馈电压低于PSM阈值（VREF × 1.005）时，芯片开始开关；当反馈电压足够高时，芯片停止开关。在PSM模式下，芯片通过钳位COMP电平来控制最小电感峰值电流。在非开关期间，大部分内部电路关闭，供电电流降至 100μA 的静态电流水平，显著降低了轻载时的功耗。随着输出负载进一步降低，非开关周期变长，有效开关频率降低，从而减少了开关损耗和驱动损耗。

5.3 开关频率设置与同步

CXSD61217通过RT/SYNC引脚提供灵活的开关频率配置。通过在RT/SYNC引脚与地之间连接外部电阻，可在 100kHz至2.5MHz 范围内设置开关频率。频率与电阻的关系为：

芯片还支持 外部同步频率，通过向RT/SYNC引脚施加300kHz至2.2MHz的外部时钟信号，可将开关频率与系统时钟同步。同步频率应等于或高于由RT电阻设定的频率。在同步模式下，芯片在60μs内从RT电阻设置模式过渡到同步模式。需要注意的是，当占空比大于50%且工作在CCM模式时，应选择较大的电感以提供足够的斜率补偿，避免次谐波振荡。

芯片还集成了 频率折返功能，在过载或短路条件下，随着FB引脚电压从0.8V下降至0V，开关频率按1、2、4、8分频。频率折返增加了开关周期时间，为电感电流提供更长的下降时间，有效保护器件。

5.4 最大占空比与低压差操作

CXSD61217支持接近 100% 的高占空比操作，适用于输入电压瞬态跌落至接近输出电压的场景。当所需占空比较大且关断时间小于最小关断时间时，芯片启用 跳过关断时间功能，高侧MOSFET持续导通。输入电压进入低压差模式的阈值取决于输入电压、输出电压、开关频率、负载电流和设计效率等因素。

正常操作的最小输入电压可通过以下公式计算：

5.5 自举电路与BOOT UVLO

CXSD61217在BOOT引脚和SW引脚之间需要一个 0.1μF 的自举电容，用于为高侧MOSFET的栅极驱动器提供高于输入电压的驱动电压。在低侧续流二极管导通期间，自举电容通过内部二极管充电。

芯片集成了 BOOT UVLO 功能，确保任何条件下自举电容都有足够的电压来导通高侧MOSFET。当BOOT至SW电压低于2.7V时，芯片导通内部自举再充电FET（典型150ns）为自举电容充电，直至BOOT至SW电压高于2.8V。该功能在极高转换比或极轻负载条件下特别重要。

对于输入电压低于5.5V或占空比高于65%的应用，建议在BOOT引脚与外部5V电源之间 增加外部自举二极管（如1N4148），以改善高侧MOSFET的导通性能并提升效率。还可在BOOT引脚与自举电容之间串联一个 自举电阻（RBOOT）（几欧姆至10欧姆），以减缓高侧MOSFET的导通速度，进一步改善EMI性能。

5.6 EN引脚使能与UVLO调整

CXSD61217的EN引脚集成了使能控制和UVLO调整功能。EN引脚内部有一个 1.2μA 的上拉电流源，当EN引脚悬空时芯片自动使能。当EN电压高于 1.2V 且VIN高于UVLO上升阈值时，芯片启动软启动序列。

EN引脚还可用于 调整UVLO阈值和滞后。芯片内部有一个 3.4μA 的滞后电流源，当EN电压高于使能阈值时从EN引脚流出，当EN电压低于使能阈值时停止。通过外部电阻分压网络（REN1和REN2）连接VIN至EN引脚，可实现UVLO阈值调整：

5.7 软启动与跟踪控制（WDFN封装）

CXSD61217GQW（WDFN-10L封装）提供了 可调软启动 功能。SS/TR引脚通过外部电容CSS/TR连接到地，内部1.7μA电流源为电容充电，生成软启动斜坡电压。在启动期间，FB电压以42mV的偏移量跟踪SS/TR引脚电压，输出电压平稳上升至目标值。

软启动时间（输出电压从10%上升至90%的时间）可通过以下公式计算：

SS/TR引脚还可用于 跟踪和时序控制，通过外部电压驱动SS/TR引脚，可控制输出电压的上升斜率，实现多路电源的时序控制。对于SOP-8封装版本（CXSD61217GSP），芯片内置了约1.4-2.6ms的固定软启动时间。

5.8 保护功能详解

CXSD61217集成了全面的保护功能，确保系统在各种异常条件下的安全运行：

• 逐周期峰值电流限制（OCP）：在每个开关周期中监测高侧MOSFET电流，当电流超过峰值电流限制阈值（典型7.5A）时，立即关断高侧MOSFET，防止电感饱和和器件损坏。
• 输出欠压保护（UVP）：当反馈电压低于参考电压的 50% 时触发。芯片进入 打嗝（Hiccup）模式，首先关断高侧MOSFET并放电SS/TR电容，然后尝试重新启动。如果欠压条件未解除，循环重复，直到故障清除。打嗝模式有效限制了故障状态下的输入电流和功率耗散。
• 输出过压保护（OVP）：当反馈电压高于参考电压的 109% 时，高侧MOSFET被强制关断，直到反馈电压降至 106% 以下。该功能有效防止了负载瞬态响应过慢导致的输出电压过冲。
• 输入欠压锁定（UVLO）：当VIN电压低于UVLO下降阈值（典型3.9V）时，芯片停止开关；当VIN电压高于UVLO上升阈值（典型4.3V）时，芯片恢复开关。UVLO阈值可通过EN引脚的外部电阻分压网络进行调整。
• BOOT UVLO：监测自举电容电压，确保高侧MOSFET有足够的驱动电压。
• 过温保护（OTP）：当结温超过 150°C 时，芯片停止开关；当温度降至 135°C 以下后，芯片自动恢复，并执行完整的软启动序列。

6. 基于CXSD61217的应用设计实例

设计目标：一款工业GPS定位系统，需要从24V车载电源转换出5V/5A的供电轨，为GPS模块和通信接口供电。

• 系统配置：选用CXSD61217，输入电压24V，输出电压5V，输出电流5A。选择开关频率 400kHz（RRT/SYNC≈300.7kΩ，选用标准值301kΩ），功率电感 6.8μH，输入电容 4.7μF × 2 + 2.2μF × 2 陶瓷电容，输出电容 47μF × 3 陶瓷电容，续流二极管选用 SS34 或更高额定电流的肖特基二极管，自举电容 0.1μF。
• 输出电压设置：VOUT=5V，VREF=0.8V，取R2=40.2kΩ，R1 = 40.2kΩ × (5V - 0.8V) / 0.8V = 211.05kΩ，选用标准值 210kΩ。
• 补偿网络设计：设置穿越频率 fc = fSW/20 = 20kHz。RCOMP = 2π × fc × COUT / (gm × gm_cs) = 2π × 20kHz × 141μF / (440μA/V × 17A/V) ≈ 2.37kΩ。CCOMP = RL × COUT / RCOMP，其中RL = VOUT / IOUT_MAX = 5V / 5A = 1Ω，CCOMP = 1Ω × 141μF / 2.37kΩ ≈ 59.5nF，选用 68nF。
• 输入UVLO设置：设定启动电压18V，停止电压16V，REN1 = (18V - 16V) / 3.4μA ≈ 588kΩ，REN2由分压公式计算得到约80kΩ。
• 热设计：在24V输入、5V/5A输出、400kHz条件下，估算效率约85%，功耗约3.53W。WDFN-10L 4×4mm封装的θJA(EVB)为30.4°C/W，温升约107.3°C，在85°C环境温度下结温约192.3°C，远超125°C上限。建议使用SOP-8封装（θJA=30°C/W，温升约105.9°C，结温约190.9°C）并增加强力散热措施，如大面积铜箔、多层过孔散热、散热器或强制风冷。对于5A大电流应用，强烈建议使用SOP-8封装并配合良好的散热设计。

7. PCB布局建议

• 地平面设计：强烈推荐使用四层或六层PCB并大面积铺地，以获得良好的热性能。在器件下方VIN和GND附近放置多个过孔，以降低寄生电感并改善热性能。
• 输入电容布局：高频去耦电容（CIN3，0.1μF）应尽可能靠近IC放置，以降低回路阻抗并最小化开关节点振铃。大容量输入电容（4.7μF×2 + 2.2μF×2）也应靠近VIN引脚。
• 自举电容布局：自举电容CBOOT应尽可能靠近IC放置，走线宽度建议20mil或更宽。
• 开关节点最小化：SW和BOOT节点为高频开关节点，应尽量减小铜皮面积。续流二极管D1和电感L1应尽可能靠近IC，以减小SW裸露铜皮面积，降低电气耦合。
• 反馈网络布局：反馈分压电阻（RFB1/RFB2）应靠近IC放置，从输出电容后方（过孔之后）连接反馈信号。反馈走线应远离SW节点等噪声源。
• 补偿网络布局：补偿元件（RCP1/CCP1/CCP2）应靠近IC放置。
• 频率设置电阻布局：RT/SYNC电阻应尽可能靠近IC，因为该引脚对噪声敏感。
• 散热设计：Exposed Pad必须焊接至大面积地平面，并通过多个过孔连接到内层地平面。对于5A大电流应用，建议增加顶层和底层铜箔面积，使用直径0.3mm以上的散热过孔阵列，过孔间距1.0-1.2mm。WDFN-10L 4×4mm封装的θJA(EVB)为30.4°C/W，SOP-8封装的θJA(EVB)为30°C/W，实际应用中有效热阻可能更高，建议留足裕量。

图2. CXSD61217引脚封装图（WDFN-10L 4×4mm / SOP-8 Exposed Pad）

8. 订购信息与技术支持

CXSD61217提供两种封装选项，以适应不同的应用需求：

嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计和FAE现场支持。如需获取更多技术资料或申请样品，请联系我们。