CXSD61346A/B 高性能同步降压 DC-DC 转换器
12A 输出 | 4.5V-17V 宽输入 | ACOT 控制 | 可编程频率与电流限制

产品版本：Rev 1.0 | 更新日期：2026年8月 | 型号：CXSD61346A / CXSD61346B | 封装：VQFN-18L 3.5x3.5（FC）

嘉泰姆电子（JTM-IC）推出的 CXSD61346A/B 是一款高性能、同步降压 DC-DC 转换器，采用先进的 Advanced Constant On-Time（ACOT）控制架构，可提供高达 12A 的输出电流。芯片支持 4.5V 至 17V 的宽输入电压范围，输出电压可调范围 0.6V 至 5.5V，内部基准电压 0.6V ±1%（-40°C 至 +150°C 结温范围），并集成了低 RDS(ON) 功率 MOSFET（高侧 9.8mΩ，低侧 4.5mΩ），提供极为紧凑的解决方案。

CXSD61346A/B 集成了 ACOT 控制架构，提供超快速瞬态响应，同时保持近乎恒定的开关频率，简化 EMI 滤波器设计。芯片支持 可编程开关频率（400kHz / 800kHz / 1200kHz） 和 可编程电流限制（两档可选），并可在 强制连续导通模式（FCCM） 和 断续模式（DCM） 之间灵活选择，在轻载时实现更高效率。芯片提供 A 和 B 两个版本（EN 引脚分别为内部上拉和内部下拉），方便不同系统时序控制需求。CXSD61346A/B 采用 VQFN-18L 3.5x3.5（FC） 封装，是服务器、电信、POL 电源和高密度 DC-DC 转换器的理想选择。

1. 产品概述与市场定位

在服务器、存储设备、网络设备、电信基础设施以及高密度 POL 电源模块中，FPGA、ASIC 和处理器等负载对电源的瞬态响应、电压精度和功率密度要求日益严苛。CXSD61346A/B 作为一款 12A 级高性能同步降压 DC-DC 转换器，凭借 ACOT（Advanced Constant On-Time）控制架构，提供超快速的瞬态响应，同时保持近乎恒定的开关频率，简化 EMI 滤波器设计。

芯片的 宽输入电压范围（4.5V-17V） 使其能够适应 5V、12V 等标准总线电压，输出电压可调范围为 0.6V 至 5.5V，覆盖了从核心电压到 I/O 电压的广泛需求。CXSD61346A/B 的 可编程开关频率（400kHz / 800kHz / 1200kHz） 和 可编程电流限制（两档可选） 允许设计者在效率、尺寸和过流保护阈值之间灵活取舍，而 FCCM 和 DCM 模式 的切换则确保了从重载到轻载的全范围高效运行。

芯片提供 A 和 B 两个版本：A 版本 EN 引脚内部上拉，默认使能；B 版本 EN 引脚内部下拉，默认禁用，方便不同系统时序控制需求。CXSD61346A/B 集成完整的保护功能，包括 可编程谷值电流限制、输出欠压保护（UVP） 带 Hiccup 恢复、输出过压保护（OVP）、输入欠压锁定（UVLO）、负电流限制 和 过温保护（OTP），确保系统在异常条件下安全运行。CXSD61346A/B 采用 VQFN-18L 3.5x3.5（FC） 封装，热性能优异，适合高密度 PCB 布局。

2. 主要特点与技术亮点

• ACOT 控制架构：结合恒定导通时间控制和频率锁定环路，在实现超快瞬态响应的同时，保持开关频率在宽输入电压、负载和输出电压范围内几乎恒定，简化 EMI 滤波器设计。
• 0.6V 高精度基准：内部基准电压 0.6V，精度 ±1% 覆盖 -40°C 至 +150°C 结温范围，为输出电压提供高精度参考。
• 可编程开关频率：支持 400kHz、800kHz 和 1200kHz 三种频率选择，通过 MODE 引脚电阻分压配置，在效率和尺寸之间灵活取舍。
• 可编程电流限制（两档）：通过 MODE 引脚选择 ILIM_1（典型 13.8A）或 ILIM_2（典型 11.5A），适配不同输出电流需求。
• FCCM 和 DCM 模式：强制连续导通模式（FCCM）满足严格电压调节精度要求；断续模式（DCM）在轻载时通过零电流检测关闭低侧 MOSFET，提高效率。
• A/B 版本可选：CXSD61346A 的 EN 引脚内部上拉，默认使能；CXSD61346B 的 EN 引脚内部下拉，默认禁用，方便系统时序控制。
• 预偏置启动：当输出端存在残余电压时，芯片在软启动完成前禁止开关动作，实现平滑启动，避免反向电流冲击。
• 电源良好指示：PGOOD 开漏输出提供电源状态指示，支持系统上电时序控制和故障监测。
• 全面保护：可编程谷值电流限制、输出欠压保护（UVP）带 Hiccup 恢复、输出过压保护（OVP）、输入欠压锁定（UVLO）、负电流限制和过温保护（OTP），确保系统安全。

3. 典型应用电路

CXSD61346A/B 的典型应用电路包含输入电容 CIN、输出电容 COUT、功率电感 L、自举电容 CBOOT、反馈电阻分压网络（R1/R2）以及前馈电容 CFF（可选）。芯片的 VIN 引脚连接输入电源，SW 引脚连接电感，FB 引脚通过电阻分压网络设置输出电压，EN 引脚控制使能，PGOOD 引脚提供电源状态指示。SS 引脚外接电容可编程软启动时间，MODE 引脚通过电阻分压配置开关频率、电流限制和工作模式。

图1. CXSD61346A/B 典型应用电路

4. 极限参数与电气特性

符号	参数	最小值	最大值	单位
VIN	电源输入电压	-0.3	20	V
VSW	开关节点电压	-0.3	20	V
VSW（t ≤ 100ns）	开关节点瞬态	-5	25	V
VBOOT	自举电压	-0.3	26	V
VBOOT - VSW	自举至 SW 电压	-0.3	6	V
VEN	使能引脚电压	-0.3	20	V
其他引脚	其他引脚电压	-0.3	6	V
PD @ TA=25°C	功耗	—	3.57	W
θJA	结到环境热阻（JEDEC）	—	48.6	°C/W
θJC(Bottom)	结到外壳热阻（底部）	—	2.3	°C/W
TJ	结温	—	150	°C
TSTG	存储温度	-65	150	°C
ESD（HBM）	人体模型	—	2	kV

参数	最小值	最大值	单位
VIN 输入电压	4.5	17	V
结温范围	-40	150	°C

参数	条件	典型值	单位
输入电压范围	—	4.5 – 17	V
关断电流（ISHDN）	VEN = 0V，TJ = 25°C	7	μA
静态电流（IQ）	非开关，TJ = 25°C	600	μA
内部基准电压（VREF）	-40°C 至 +150°C	0.6	V
内部基准精度	-40°C 至 +150°C	±1	%
内部软启动时间	默认，无外部电容	1.045	ms
SS 充电电流	—	6	μA
高侧 RDS(ON)	VCC = 4.7V，TJ = 25°C	9.8	mΩ
低侧 RDS(ON)	VCC = 4.7V，TJ = 25°C	4.5	mΩ
电流限制 ILIM_1	谷值电流，-40°C 至 125°C	13.8	A
电流限制 ILIM_2	谷值电流，-40°C 至 125°C	11.5	A
负电流限制	谷值电流	-5	A
开关频率（可编程）	MODE 引脚设置	400 / 800 / 1200	kHz
最小导通时间	—	54	ns
最小关断时间	—	310	ns
EN 上升阈值（VENH）	—	1.225	V
EN 下降阈值（VENL）	—	1.104	V
UVP 阈值	VREF 百分比	—	%
OVP 阈值	VREF 百分比	121	%
PGOOD 上升阈值	VFB 上升（良好）	93	%VREF
PGOOD 故障上升阈值	VFB 上升（故障）	116	%VREF
热关断阈值	—	160	°C
热恢复迟滞	—	15	°C

5. 工作原理与设计指导

5.1 ACOT 控制架构

CXSD61346A/B 采用 Richtek 专有的 Advanced Constant On-Time（ACOT）控制架构。在每个时钟周期开始时，内部高侧功率开关（HSFET）导通一段由单稳态定时器确定的固定时间。HSFET 关断后，低侧功率开关（LSFET）导通。输出电容 ESR 产生的电压纹波与电感电流波形相似，通过反馈电阻网络与内部基准电压进行比较。当最小关断时间（310ns，最大）超时且电感电流低于电流限制阈值时，若反馈电压低于基准电压（0.6V，典型值），则再次触发导通。

为实现低 ESR 陶瓷输出电容的稳定工作，芯片在反馈基准电压上叠加内部斜坡信号，以模拟输出电压纹波。ACOT 架构提供 超快瞬态响应：当负载突然增加时，输出电压迅速下降，几乎立即触发新的导通周期，电感电流快速上升。同时，频率锁定环路（FLL）缓慢调整导通时间以补偿 MOSFET 和电感功率损耗，在不影响 COT 拓扑瞬态性能的前提下保持伪固定频率。

5.2 电源与偏置供电

VIN 引脚为内部 HSFET 漏极供电，同时为内部 LDO 提供偏置电压。VCC 引脚输出内部 LDO 稳压后的 4.7V 电压，用于内部芯片偏置和 LSFET 栅极驱动。HSFET 栅极驱动由 BOOT 和 SW 引脚之间的浮动电源（CBOOT）提供，该电源通过内部同步二极管从 VCC 充电。此外，内部电荷泵确保 CBOOT 电压足以完全导通 HSFET。为提高效率并限制 VIN 功耗，可在 VCC 引脚施加外部 3.3V 偏置电压以绕过内部 LDO。需注意，VCC 引脚上的任何放电路径若拉电流超过内部 LDO 限流值，将导致 VCC 跌落至 UVLO 阈值以下，触发芯片关断。

5.3 使能、启动、关断与 UVLO

芯片集成 欠压锁定（UVLO）功能，监测内部 VCC 稳压器电压。当 VCC 低于 UVLO 阈值时，芯片停止开关。UVLO 为非锁存保护。EN 引脚控制芯片的开启和关断：当 EN 电压高于导通阈值（VENH）时，芯片开始开关；当 EN 电压低于关断阈值（VENL）时，停止开关。CXSD61346A 的 EN 引脚内部上拉（带电流源），CXSD61346B 的 EN 引脚内部弱下拉。

在 VIN、VCC 和 EN 满足条件后，CXSD61346A/B 开始开关并启动软启动。内部软启动（1.045ms，典型值）限制输出电压上升斜率，防止启动时输入电流过大。如需更长的软启动时间，可在 SS 引脚对地外接电容。SS 引脚源出 6μA 电流，在电容上产生电压斜坡。当外部软启动斜率慢于内部软启动时，输出电压由 SS 引脚斜坡限制。软启动时间计算公式为：Css(nF) = tss(ms) × 6(μA) / 0.6V。

5.4 模式选择（MODE 引脚）

MODE 引脚通过从 VCC 到 AGND 的电阻分压提供 12 种不同的工作状态，组合了轻载工作模式（FCCM/DCM）、开关频率（400kHz/800kHz/1200kHz）和电流限制（ILIM_1/ILIM_2）。芯片在启动时读取 MODE 引脚电压并锁存，仅通过 VIN 重新上电才能复位。详细配置参见数据手册 MODE 设置表。

5.5 轻载工作（DCM）

在轻载条件下，电感电流可降至零并变为负值。内部零电流检测电路通过 LSFET RDS(ON) 检测电感电流，当电感电流降至零时关断 LSFET，进入断续模式（DCM）。此时两个功率 MOSFET 均保持关断，输出电容向负载供电，直到反馈电压降至内部 VREF 以下。DCM 模式在轻载时保持高效率，而 FCCM 模式则满足严格电压调节精度要求。

5.6 电流限制与保护机制

芯片提供 可编程谷值电流限制（ILIM_1 和 ILIM_2），通过 MODE 引脚选择。低侧 MOSFET 谷值电流限制通过测量 LSFET 导通期间的电感电流实现。当电感电流超过谷值电流限制阈值时，导通单稳态定时器被禁止，直到电感电流降至限制值以下。输出欠压保护（UVP）在输出低于阈值时触发，芯片关断并进入 Hiccup 自动恢复模式。输出过压保护（OVP）在 VFB 超过 121% VREF 时触发，内部放电开关从 SW 到 GND 导通，快速泄放输出。负电流限制防止过大负电流流过 LSFET（典型 -5A）。过温保护（OTP）在结温超过 160°C 时触发，停止开关，温度下降 15°C 后自动重启。

6. 基于 CXSD61346A 的服务器 POL 供电设计实例

设计目标：一款服务器主板，需要为 ASIC 核心（1.2V/10A）供电，输入来自 12V 电源总线，要求高效率和小尺寸。

• 系统配置：选用 CXSD61346A（EN 内部上拉，默认使能），VIN = 12V，VOUT = 1.2V，IOUT = 10A。MODE 配置为 FCCM、800kHz、ILIM_1（13.8A），兼顾效率和瞬态性能。
• 电感选择：根据公式 L = VOUT × (VIN - VOUT) / (VIN × fsw × ΔIL)，取 ΔIL = 30% × 10A = 3A，计算得 L ≈ 0.68μH。选用 0.68μH/15A 饱和电流的低 DCR 功率电感（如 WE-744311068，DCR 3.1mΩ）。
• 输入电容：选用 22μF × 2 陶瓷电容 + 0.1μF 高频去耦电容，靠近 VIN 引脚放置。输入电容耐压 25V，X7R 介质。
• 输出电容：选用 47μF × 4 陶瓷电容，ESR 极低，满足输出电压纹波要求（< ±30mV）。
• 软启动：SS 引脚外接 10nF 电容，软启动时间约 1.67ms（tss = Css × 0.6V / 6μA），降低启动浪涌电流。
• 前馈电容：CFF 约 100pF-200pF，改善高占空比应用中的环路稳定性。

7. PCB 布局建议

• 主功率回路：VIN、SW、电感、输出电容和 PGND 形成的回路应尽可能短而宽，减少寄生电感和电阻。
• 输入电容放置：VIN 引脚两侧各放置等值输入电容，尽可能靠近 VIN 引脚。0.1μF 高频去耦电容使用 0402 或 0603 封装，紧贴 IC 放置。
• VCC 去耦电容：CVCC（≥4.7μF 或有效电容 ≥1.5μF）尽可能靠近 VCC 引脚，耐压 ≥10V，0603 或 0402 封装。
• 自举电容：CBOOT（0.1μF）尽可能靠近 BOOT 和 SW 引脚，X5R 或更好介质，耐压 ≥10V。
• 反馈网络：FB 引脚的分压电阻（R1/R2）和前馈电容 CFF 应靠近 IC 放置，反馈走线应远离 SW 和 BOOT 等噪声节点，从输出电容后端引出。建议在反馈网络与 FB 引脚之间串联 100Ω 电阻以提高抗噪性。
• SW 节点：SW 和 BOOT 为高频开关节点，走线面积尽可能小以降低 EMI。
• 地平面：使用 4 层或 6 层 PCB，提供大面积地平面。在 IC 下方 VIN 和 PGND 附近放置多个过孔，降低寄生电感并改善散热。AGND 和 PGND 应单点连接，避免地环路。
• 散热设计：芯片底部散热焊盘必须焊接至 PCB 地平面，通过多个热过孔连接至内层和底层地平面，有效降低 θJA。4 层 2oz 铜 PCB 可实现 θJA(EVB) ≈ 28°C/W。

8. 引脚封装图

CXSD61346A/B 采用 VQFN-18L 3.5x3.5（FC） 封装，18 引脚，3.5mm × 3.5mm 尺寸，底部散热焊盘增强热性能。该封装适合高密度 PCB 布局，支持自动光学检测（AOI）和标准 SMT 工艺。

图2. CXSD61346A/B 引脚封装图（VQFN-18L 3.5x3.5 FC）

9. 订购信息与技术支持

CXSD61346A/B 采用 VQFN-18L 3.5x3.5（FC） 封装，无铅、RoHS 合规，支持 -40°C 至 +150°C 结温范围。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计和 FAE 现场支持。