CXSD61338 高性能同步降压 DC-DC 转换器
8A 输出 | I2C VID 控制 | 2.85V-6.5V 宽输入 | 汽车级 AEC-Q100

产品版本：Rev 1.0 | 更新日期：2026年8月 | 型号：CXSD61338 | 封装：WET-WQFN-21L 4x4（FC）

嘉泰姆电子（JTM-IC）推出的 CXSD61338 是一款高性能、同步降压 DC-DC 转换器，采用先进的 Advanced Constant On-Time（ACOT）控制架构，可提供高达 8A 的输出电流。芯片支持 2.85V 至 6.5V 的宽输入电压范围，输出电压通过 I2C 接口控制的 7 位 VID 进行编程，范围从 0.6V 至 1.5V，步进 10mV，可灵活适配多种低压大电流应用场景。

CXSD61338 集成了低 RDS(ON) 功率 MOSFET、高精度基准电压源和自举电路集成二极管，提供极为紧凑的解决方案。芯片支持 可编程开关频率（0.46MHz / 0.69MHz / 0.92MHz / 2.1MHz），采用 Forced-CCM 工作模式，满足对电压调节精度要求严苛的应用。CXSD61338 通过 AEC-Q100 Grade 1 车规级认证，工作温度范围 -40°C 至 +125°C，是汽车电子、工业控制和通信设备的理想电源解决方案。

1. 产品概述与市场定位

在汽车信息娱乐系统、ADAS ECU、工业控制和通信基础设施中，FPGA、ASIC 和 DDR 内存等负载对电源的瞬态响应和电压精度要求极高。CXSD61338 作为一款 高性能同步降压 DC-DC 转换器，凭借 ACOT（Advanced Constant On-Time）控制架构，提供超快速的瞬态响应，同时保持近乎恒定的开关频率，简化 EMI 滤波器设计。

芯片的 I2C 接口 7 位 VID 功能允许主机动态调整输出电压（0.6V-1.5V，步进 10mV），支持 动态电压缩放（DVS），显著降低系统功耗。CXSD61338 的 Forced-CCM 工作模式确保在轻载和重载下都能维持稳定的输出电压，特别适合对电压精度有严格要求的 DDR 内存供电 和 汽车座舱系统。

芯片集成了完整的保护功能，包括 逐周期电流限制、欠压保护（UVP）、输入欠压锁定（UVLO） 和 过温保护（OTP），确保系统在异常条件下安全运行。CXSD61338 采用 WET-WQFN-21L 4x4（FC） 封装，热性能优异，适合空间受限的高密度应用。

2. 主要特点与技术亮点

• ACOT 控制架构：结合恒定导通时间控制和频率锁定环路，在实现超快瞬态响应的同时，保持开关频率在宽输入电压、负载和输出电压范围内几乎恒定，简化 EMI 滤波器设计。
• I2C 接口 7 位 VID：支持 0.6V 至 1.5V 输出电压编程，步进 10mV，通过 SEL_REG 寄存器配置，支持动态电压调节。
• 可编程开关频率：支持 0.46MHz、0.69MHz、0.92MHz 和 2.1MHz 四种频率选择，通过 FREQ_REG 寄存器配置，在效率和尺寸之间灵活取舍。
• Forced-CCM 工作模式：在所有负载条件下维持连续导通模式，满足对输出电压纹波和调节精度要求严苛的应用。
• 预偏置启动：当输出端存在残余电压时，芯片在软启动完成前禁止开关动作，实现平滑启动，避免反向电流冲击。
• 独立使能控制：EN 引脚提供灵活的开关控制，配合内部上拉电流源，支持简单的外部逻辑控制或延时启动电路。
• 电源良好指示：PGOOD 开漏输出提供电源状态指示，支持系统上电时序控制和故障监测。
• 输出放电功能：在故障事件（UVP、OTP、UVLO 或 EN 拉低）发生时，内部 50Ω 放电开关快速泄放输出电容能量，确保系统安全关断。
• 全面保护机制：逐周期电流限制、欠压保护（UVP）带 hiccup 恢复模式、输入欠压锁定（UVLO）和过温保护（OTP），确保芯片和系统在异常条件下安全运行。

3. 典型应用电路

CXSD61338 的典型应用电路包含输入电容 CIN、输出电容 COUT、功率电感 L、自举电容 CBOOT 以及反馈电阻网络。芯片的 VIN 引脚连接输入电源，SW 引脚连接电感，FB 引脚通过电阻分压网络设置输出电压，EN 引脚控制使能，PGOOD 引脚提供电源状态指示。SS 引脚外接电容可编程软启动时间。

图1. CXSD61338 典型应用电路

4. 极限参数与电气特性

5. 工作原理与设计指导

5.1 ACOT 控制架构

CXSD61338 采用 Richtek 专有的 Advanced Constant On-Time（ACOT）控制架构。在每个时钟周期开始时，内部高侧功率开关（HSFET）导通一段由单稳态定时器确定的固定时间。HSFET 关断后，低侧功率开关（LSFET）导通。输出电容 ESR 产生的电压纹波与电感电流波形相似，通过反馈电阻网络与内部基准电压进行比较。当最小关断时间（100ns，典型值）超时且电感电流低于电流限制阈值时，若反馈电压低于基准电压（1V，典型值），则再次触发导通。

为实现低 ESR 陶瓷输出电容的稳定工作，芯片在反馈基准电压上叠加内部斜坡信号，以模拟输出电压纹波。ACOT 架构提供 超快瞬态响应：当负载突然增加时，输出电压迅速下降，几乎立即触发新的导通周期，电感电流快速上升。同时，频率锁定环路（FLL）缓慢调整导通时间以补偿 MOSFET 和电感功率损耗，在不影响 COT 拓扑瞬态性能的前提下保持伪固定频率。

5.2 电源与偏置供电

VIN 引脚为内部 HSFET 漏极供电，同时为内部 LDO 提供偏置电压。AVCC 引脚输出内部 LDO 稳压后的电压，用于内部芯片偏置和 LSFET 栅极驱动。HSFET 栅极驱动由 BOOT 和 SW 引脚之间的浮动电源（CBOOT）提供，该电源通过内部同步二极管从 AVCC 充电。此外，内部电荷泵确保 CBOOT 电压足以完全导通 HSFET。需注意，AVCC 引脚上的任何放电路径若拉电流超过内部 LDO 的限流值，将导致 AVCC 跌落至 UVLO 阈值以下，触发芯片关断。

5.3 使能、启动、关断与 UVLO

芯片集成 欠压锁定（UVLO）功能，监测内部 AVCC 稳压器电压。当 AVCC 低于 UVLO 阈值时，芯片关断；UVLO 为非锁存保护，电压恢复后自动重启。EN 引脚控制芯片的开启和关断：当 EN 电压高于导通阈值（VENH）时，芯片开始开关动作；当 EN 电压低于关断阈值（VENL）时，停止开关。

在 VIN、AVCC 和 EN 引脚满足条件后，CXSD61338 开始开关并启动软启动。内部软启动限制输出电压上升斜率，防止启动时输入电流过大。如需更长的软启动时间，可在 SS 引脚对地外接电容。SS 引脚源出 10μA 电流，在电容上产生平滑的电压斜坡。当外部软启动斜率慢于内部软启动时，输出电压由 SS 引脚斜坡限制。软启动时间计算公式为：Css(nF) = tss(ms) × Iss(μA) / VREF(V)，其中 Iss = 10μA，VREF = 1V。

5.4 预偏置启动

若启动前输出端存在残余电压，芯片在软启动斜坡高于反馈电压之前，禁止 HSFET 和 LSFET 开关。当软启动斜坡超过反馈电压后，开关开始，输出电压从预偏置电平平滑上升至目标调节值，避免反向电流冲击。

5.5 开关频率与最小导通/关断时间

CXSD61338 通过 I2C 接口提供 四种可编程开关频率：0.46MHz、0.69MHz、0.92MHz 和 2.1MHz（默认）。高频操作允许使用更小的电感和电容，降低 PCB 面积；低频操作则通过减少栅极电荷和开关损耗提高效率，但需要更大的电感值和/或电容来维持低输出纹波。最小导通时间约为 45ns，最小关断时间约为 100ns，这些参数限制了可实现的最小和最大占空比。

5.6 电流限制与欠压保护

芯片提供 逐周期电流限制，通过测量 LSFET 导通期间的 SW 引脚与 GND 之间电压来监测电感谷值电流。内部温度补偿提高了电流测量精度。当检测到过流时，LSFET 保持导通直到电流降至过流限制以下，从而限制输出电流。当输出低于 UVP 阈值（70% VREF）时，UVP 比较器触发，芯片关断以避免过热。若 UVP 条件持续，将启动 hiccup 模式的自动恢复序列，当过流条件解除后，输出电压恢复至调节值。

5.7 电源良好指示

PGOOD 引脚为开漏输出，需外接上拉电阻。电源良好功能在软启动完成后激活，由反馈信号 VFB 控制。软启动期间 PGOOD 被强制拉低，软启动结束后允许变高。当 VFB 上升至电源良好阈值（典型值为目标值的 95%）以上时，经过一定延时后 PGOOD 变为高阻抗，输出电压正常指示。当 VFB 下降至目标值的 90% 以下或超过 110% 时，PGOOD 被拉低。故障（UVP、OTP）触发或 EN 拉低时，PGOOD 也会被拉低。

5.8 过温保护

芯片监测内部结温，当温度超过热关断阈值（175°C，典型值）时，停止开关，SS 复位至地，内部放电开关导通快速泄放输出。当温度下降超过 15°C（典型值）后，芯片重新启动。

6. 基于 CXSD61338 的汽车 ADAS 供电设计实例

设计目标：一款汽车 ADAS 前置摄像头系统，核心处理器为 FPGA（1.0V/6A），DDR4 内存（1.2V/2A），系统输入来自车载 12V 电源经预稳压至 5V。

• 系统配置：选用 CXSD61338，VIN = 5V，VOUT = 1.0V（FPGA 核心），IOUT = 6A。开关频率选择 2.1MHz 以减小电感和电容尺寸，满足紧凑的摄像头模组空间要求。
• 电感选择：根据公式 L = VOUT × (VIN - VOUT) / (VIN × fsw × ΔIL)，取 ΔIL = 30% × 6A = 1.8A，计算得 L ≈ 0.47μH。选用 0.47μH/10A 饱和电流的低 DCR 功率电感。
• 输入电容：选用 22μF × 2 陶瓷电容 + 0.1μF 高频去耦电容，靠近 VIN 引脚放置。输入电容耐压 10V，X7R 介质。
• 输出电容：选用 47μF × 3 陶瓷电容，ESR 极低，满足输出电压纹波要求（< ±30mV）。
• VID 配置：通过 I2C 接口将 SEL_REG 设置为 0x28（1.0V），频率选择 FREQ_REG 设置为 0x02（2.1MHz）。
• 软启动：SS 引脚外接 10nF 电容，软启动时间约 1ms，降低启动浪涌电流。
• 保护配置：UVP、OTP 和逐周期电流限制确保在摄像头模块异常时安全关断。

7. PCB 布局建议

• 主功率回路：VIN、SW、电感、输出电容和 PGND 形成的回路应尽可能短而宽，减少寄生电感和电阻。
• 输入电容放置：VIN 引脚两侧各放置输入电容，尽可能靠近 VIN 引脚。0.1μF 高频去耦电容使用 0402 或 0603 封装，紧贴 IC 放置。
• AVCC 去耦电容：CAVCC（≥4.7μF）尽可能靠近 AVCC 引脚，有效电容 ≥1.5μF，耐压 ≥10V，0805 或 0603 封装。
• 自举电容：CBOOT（0.1μF）尽可能靠近 BOOT 和 SW 引脚，X5R 或更好介质，耐压 ≥10V。
• 反馈网络：FB 引脚的分压电阻应靠近 IC 放置，反馈走线应远离 SW 和 BOOT 等噪声节点，从输出电容后端引出。
• SW 节点：SW 和 BOOT 为高频开关节点，走线面积尽可能小以降低 EMI。
• 地平面：使用 4 层或 6 层 PCB，提供大面积地平面。在 IC 下方 VIN 和 PGND 附近放置多个过孔，降低寄生电感并改善散热。
• 散热设计：芯片底部散热焊盘必须焊接至 PCB 地平面，通过多个热过孔连接至内层和底层地平面，有效降低 θJA。4 层 2oz 铜 PCB 可实现 θJA ≈ 39.2°C/W。

8. 引脚封装图

CXSD61338 采用 WET-WQFN-21L 4x4（FC） 封装，21 引脚，4mm × 4mm 尺寸，底部散热焊盘增强热性能。该封装适合高密度 PCB 布局，支持自动光学检测（AOI）和标准 SMT 工艺。

图2. CXSD61338 引脚封装图（WET-WQFN-21L 4x4 FC）

9. 订购信息与技术支持

CXSD61338 采用 WET-WQFN-21L 4x4（FC） 封装，无铅、RoHS 合规，支持 AEC-Q100 Grade 1 车规级应用。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计和 FAE 现场支持。