CXSD61100 6A DDR终端电源同步降压转换器
1/2 VDDQ | 6A灌/拉电流 | 可调频率600kHz/1MHz

产品版本：Rev 1.0 | 更新日期：2026年8月 | 型号：CXSD61100 | 封装：VQFN-20L 3.5×4

嘉泰姆电子（JTM-IC）推出的 CXSD61100 是一款全功能6V、6A同步降压DC-DC转换器，专为 DDR内存终端（VTT）供电 应用而设计。该器件提供 6A连续灌/拉电流 能力，输出固定为 1/2 VDDQ，完美匹配DDR2/3/4内存系统的终端电源需求。芯片采用 电流模式恒定导通时间（COT） 架构，配合外部补偿，可在宽负载范围内优化瞬态响应，并实现几乎恒定的开关频率。

CXSD61100 集成了 20mΩ 高侧和 10mΩ 低侧功率MOSFET，效率最大化。器件支持 600kHz或1MHz 可选开关频率，提供多种过流限制阈值和轻载工作模式（PSM/PWM），方便设计优化。丰富的功能包括 外部跟踪启动、输出软放电、电源良好指示（PGOOD）、输出跌落（Droop）支持，以及完善的 欠压/过压保护、逐周期过流保护 和 过温保护。该器件工作温度范围为 0°C 至 105°C，参考电压精度高达 ±1%，采用 VQFN-20L 3.5×4mm 封装，是企业级服务器、以太网交换机、路由器、存储系统、GSM基站及工业设备的理想VTT电源解决方案。

1. 产品概述与市场定位

在服务器、通信设备及工业控制中，DDR内存终端电源（VTT）需要同时提供灌电流和拉电流能力，以满足数据总线终端电阻的偏置需求。CXSD61100 作为一款 专门为DDR内存终端设计 的同步降压转换器，其核心价值在于 高电流双向能力、精确的1/2 VDDQ电压跟随和快速的瞬态响应。输入电压范围（1V-6V）可兼容多种系统供电总线，输出电压可调（0.6V-2V），但典型应用固定为VDDQ的一半。

芯片采用 电流模式COT控制，无需复杂的斜率补偿，即可实现快速负载瞬态响应，并支持全陶瓷电容输出方案。通过MODE引脚，设计者可在 600kHz或1MHz 切换频率之间选择，同时配置不同的过流限制点（5.4A或7.6A）以及轻载工作模式（省电模式或强制PWM），以适应效率与性能的平衡。CXSD61100 还支持 外部参考电压跟踪，可跟随外部电压源启动，实现系统上电时序控制。PGOOD引脚提供开漏输出，指示输出电压是否在正常范围内。此外，芯片提供 输出跌落（Droop） 功能，通过调整COMP引脚电阻可设置负载线斜率，优化系统电压定位。CXSD61100 采用 VQFN-20L 3.5×4mm 封装，底部散热焊盘有效降低热阻，是高性能DDR终端电源的理想选择。

2. 主要特点与技术亮点

• 双向电流能力：支持连续6A灌电流和6A拉电流，适合DDR VTT总线终端电阻的对称负载。
• 精确输出电压：通过REFIN引脚设定，典型值为1/2 VDDQ（由外部电阻分压或外部基准提供），反馈电压精度±1%。
• 电流模式COT控制：无需外部补偿网络，内在的固定频率特性（通过自适应导通时间实现）简化设计并提供快速响应。
• 可编程模式：MODE引脚通过不同电阻接地，可选择轻载PSM（省电模式）或PWM（强制连续模式），同时配置开关频率和过流阈值（5.4A或7.6A）。
• 外部跟踪启动：REFIN引脚可接外部电压源，实现输出电压跟随外部基准启动，满足系统上电时序要求。
• 输出跌落实（Droop）：通过COMP引脚外接电阻，可配置输出电压随负载电流线性下降，优化电压定位，减少输出电容。
• 电源良好指示：PGOOD开漏输出，在输出过压、欠压、过温、使能关闭或软启动期间拉低，便于系统监控。
• 全面保护：包括VCC欠压锁定（UVLO）、VREF欠压锁定、逐周期正/负过流限制、输出欠压保护（UVP，触发打嗝重启）、输出过压保护（OVP，强制低侧MOSFET导通并锁存）、过温保护（OTP）。

3. 典型应用电路

CXSD61100 的典型应用电路用于DDR内存终端电源，输入电压通常来自系统5V或3.3V总线，输出设定为VDDQ的一半（例如1.2V/1.35V/1.5V等）。电路包括输入电容、输出电容、功率电感、反馈分压电阻、补偿网络以及模式设置电阻。具体原理图如下所示，详细元件参数可参考数据手册推荐表。

图1. CXSD61100 典型应用电路（DDR VTT终端电源）

4. 极限参数与电气特性（设计参考）

5. 工作原理与设计指导

5.1 电流模式COT控制

CXSD61100 采用 电流模式恒定导通时间（COT） 控制架构。在每个周期，误差放大器将输出电压（VOUT）与参考电压（REFIN）比较，产生COMP电压。内部电流检测电路监测低侧MOSFET的谷值电流，当电感电流下降到COMP电平以下时，PWM比较器触发导通时间发生器，高侧MOSFET导通固定导通时间（由输入/输出电压和频率决定），然后关断，低侧MOSFET导通直到下一个周期。这种控制方式无需斜坡补偿，具有快速的瞬态响应和几乎恒定的开关频率。

5.2 频率选择与模式配置

通过MODE引脚外接不同电阻到GND，可选择 600kHz或1MHz 开关频率，同时配置轻载工作模式（PSM或PWM）以及过流限制值（5.4A或7.6A）。具体模式电阻值见表（参考数据手册）。PSM模式在轻载时通过跳周期提高效率，PWM模式在所有负载下保持连续导通，适合噪声敏感应用。VCC供电电压范围在PSM模式下需高于3.8V，PWM模式下高于3V。

5.3 输出电压设定与跟踪

输出由REFIN引脚电压设定，内部误差放大器将VOUT与REFIN比较。典型应用中，REFIN通过外部电阻分压从内部1V VREF获得，也可直接由外部电源驱动实现 跟踪功能。在跟踪模式下，输出电压跟随外部REFIN电压变化，实现上电时序控制。REFIN有效范围为0.6V至2V，对应VOUT 0.6V至2V。

5.4 软启动与放电

EN使能后，内部软启动电路在约1.6ms内将输出电压平滑升至设定值，限制启动浪涌电流。当EN拉低或保护触发时，输出通过内部42Ω电阻进行 软放电，避免输出残余电压。

5.5 输出跌落（Droop）功能

通过COMP引脚外接电阻（R_DROOP）到VREF，可配置输出随负载电流线性下降的 电压定位。跌落电压与输出电流成正比，有助于降低对输出电容容量的要求，并改善瞬态响应。计算公式：V_DROOP = (R_CS × I_OUT) / (R_DROOP × gm)，其中R_CS为电流检测电阻（典型53mΩ），gm为误差放大器跨导（1mA/V）。

5.6 保护功能

• VCC欠压锁定（UVLO）：VCC低于2.785V时关断，迟滞120mV。
• VREF欠压锁定：当VREF低于约0.88V时关断。
• 正过流保护（OCL）：逐周期检测低侧MOSFET谷值电流，超过设定值（5.4A/7.6A）时关断高侧，限制输出电流。
• 负过流保护：当芯片灌电流时，若负电流超过-9.3A（典型），触发保护。
• 输出欠压保护（UVP）：当VOUT低于68% REFIN且持续约256μs，芯片进入打嗝模式，尝试重启。
• 输出过压保护（OVP）：当VOUT高于120% REFIN并持续10μs，强制低侧MOSFET导通，拉低输出电压，同时PGOOD锁存低电平，需VCC跌至复位阈值或EN重触发才能恢复。
• 过温保护（OTP）：结温超过150°C时关断，冷却后自动重启。

6. 基于 CXSD61100 的 DDR4 VTT 电源设计（1.2V/6A）

设计目标：为DDR4内存系统提供VTT电源，VDDQ=2.4V，VTT=1.2V，最大负载电流±6A（灌/拉），输入电压5V，要求高效率、快速瞬态响应，并具备PGOOD指示。

• 系统配置：选用 CXSD61100，VIN=5V，VCC=5V。REFIN通过电阻分压从内部1V VREF得到0.6V（使用R1=R2=10kΩ），VOUT=REFIN=1.2V（采用非跟踪模式，直接连接REFIN到VREF分压）。MODE选择600kHz PWM模式，OCL=7.6A（模式电阻参考数据手册）。电感选用0.47μH（饱和电流>10A），输入电容22μF×2（陶瓷），输出电容4×22μF（陶瓷）+1×470μF SP电容以满足瞬态需求。COMP网络按数据手册稳定性计算（R_C≈3.9kΩ，C_C≈2.2nF，C_P≈33pF）。
• 效率与热设计：在5V输入、1.2V/6A输出时，典型效率约85%～90%。功耗P_D ≈ (1-η) × P_out = 0.12 × 7.2 = 0.864W。VQFN封装在85°C环境下的允许功耗 (125-85)/32 ≈ 1.25W，热裕量充足。PCB上需将散热焊盘焊接至大面积地平面，并通过过孔散热。
• 瞬态响应：电流模式COT架构提供快速响应，在负载阶跃（±5A）下，输出电压跌落可控制在±50mV以内。
• PGOOD 使用：PGOOD引脚通过100kΩ上拉至3.3V，在输出电压稳定在±16%以内时输出高电平，用于系统上电时序控制。

7. PCB 布局建议

• 输入电容就近放置：VIN和VCC引脚各需放置陶瓷电容，尽量靠近芯片，以抑制输入电压振铃。
• 功率回路最小化：VIN → 高侧MOSFET → 电感 → 输出电容 → PGND 的路径应短而宽，降低寄生电阻和电感。SW节点面积尽可能小，减少EMI。
• 反馈和补偿走线：FB（VOUT）和COMP引脚的分压电阻及补偿网络应靠近芯片，走线远离SW节点，避免噪声耦合。
• MODE和REFIN走线：模式设置电阻和REFIN分压电阻靠近相应引脚，走线短且远离噪声源。
• 地线分割：PGND（功率地）和GND（信号地）应单点连接，通常在散热焊盘处汇合。
• 散热焊盘：芯片底部Exposed Pad必须焊接至PCB地平面，并通过多个过孔连接至内层地和底层，以降低热阻。

8. 订购信息与技术支持

CXSD61100 采用 VQFN-20L 3.5×4mm 封装，无铅、RoHS 合规。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计和 FAE 现场支持。