
CXPR71100H VBUS过压保护器件 | 集成PTVS | 100V浪涌 | 35mΩ | WL-CSP-12B - 嘉泰姆电子
| 产品型号: | CXPR71100H |
| 产品类型: | 电压检测/复位IC |
| 产品系列: | 电源监控与电路保护 |
| 产品状态: | 量产 |
| 浏览次数: | 7 次 |
产品简介
技术参数
| 转换效率 | 95% |
|---|
产品详细介绍
CXPR71100H VBUS过压保护器件
集成PTVS二极管 | 100V浪涌保护 | 35mOhm内阻 | WL-CSP-12B
版本:Rev 1.0 | 2026年7月 | 型号:CXPR71100H | 封装:WL-CSP-12B(1.92x1.27mm)
技术咨询:ouamo18@jtm-ic.com 或致电 13823140578 (嘉泰姆电子)
嘉泰姆电子(JTM-IC)推出的 CXPR71100H 是一款集成过压保护(OVP)FET与PTVS二极管的VBUS保护器件,专为智能手机、手持设备等便携应用设计。器件内置 35mOhm(典型值) 低导通电阻内部FET,集成 PTVS二极管 可承受高达 100V 的浪涌冲击,有效保护下游组件免受瞬态过压损坏。内部过压保护阈值预设为 6.8V(典型),并支持通过外部电阻分压器在 4V至20V 范围内编程设定。器件提供 WRNB开漏警告输出,可用于指示OVP、UVP或OTP事件。采用超小型 WL-CSP-12B(1.92x1.27mm) 封装,是空间受限的便携设备VBUS保护优选方案。
1. 产品概述与市场定位
CXPR71100H是一款高度集成的VBUS过压保护器件,专为USB Type-C、USB PD等需要可靠输入保护的应用设计。器件内部集成了低导通电阻(35mOhm典型值)的N-MOSFET开关和PTVS二极管,在提供正常导通路径的同时,能够将输入端高达100V的浪涌电压有效钳位,保护下游IC免受损坏。内部OVP阈值预设为6.8V,防止过压事件传播到系统端。同时支持通过OVPFB引脚外接电阻分压器,将OVP阈值在4V至20V范围内灵活编程,适应不同适配器电压需求。WRNB引脚提供开漏警告输出,在OVP、UVP或过热事件发生时通知系统。CXPR71100H采用WL-CSP-12B(1.92x1.27mm)超小封装,是智能手机、平板、可穿戴设备及其他便携设备VBUS保护的理想选择。
2. 主要特点与技术亮点
- 集成PTVS二极管:内置功率瞬态电压抑制(PTVS)二极管,可承受高达100V浪涌电压,无需外部TVS,节省BOM和PCB空间。
- 低导通电阻:典型RON仅35mOhm(25C),最大42mOhm,有效降低导通损耗和压降,适合大电流VBUS应用。
- 可编程OVP阈值:默认6.8V OVP阈值,支持通过外部电阻分压器在4V至20V范围内编程,灵活适配不同电压平台。
- 快速响应:OVP触发后关断时间典型值0.18us,迅速隔离过压,保护下游器件。
- 警告指示输出:WRNB开漏引脚在OVP、UVP或过热事件发生时输出低电平,支持系统级故障通知。
- 过温保护:芯片内部温度监测,130C关断,迟滞20C后自动恢复,防止热失效。
- 软启动与防浪涌:内置软启动电路(典型1.5ms导通时间),有效抑制上电浪涌电流,保护输入电源。
- 宽工作电压:支持3V至20V输入电压范围,兼容5V、9V、12V、15V、20V等常见VBUS电压。
- 超小尺寸:WL-CSP-12B封装仅1.92x1.27mm,球间距0.4mm,适合高密度PCB布局。
3. 引脚配置与功能说明
图1. CXPR71100H 引脚封装图(WL-CSP-12B,1.92x1.27mm,顶视图)
12球WL-CSP,1.92x1.27mm,球间距0.4mm。关键引脚:VIN(输入)、VOUT(输出)、GND(地)、GND_PTVS(PTVS地)、OVPFB(外部OVP设置)、WRNB(警告输出)。
CXPR71100H主要引脚包括:VIN(VBUS输入,连接适配器或USB端口)、VOUT(输出至下游系统)、GND(内部电路参考地)、GND_PTVS(PTVS二极管专用地,需靠近VIN电容放置)、OVPFB(外部OVP阈值调整输入,不用时接GND)、WRNB(开漏警告输出,需外接上拉电阻至VDIO)。详细引脚定义见数据手册。
4. 极限参数与电气特性
| 符号 | 参数 | 最小值 | 最大值 | 单位 |
|---|---|---|---|---|
| VIN, OVPFB | 输入引脚电压 | -0.3 | 28 | V |
| VOUT(持续) | 输出引脚电压 | -0.3 | 22 | V |
| VOUT(<10us) | 输出引脚瞬态 | -0.3 | 30 | V |
| WRNB | 警告输出引脚 | -0.3 | 6 | V |
| 浪涌(VIN) | 系统级浪涌 | - | 100 | V |
| ESD(空气放电) | VIN/GND | - | +/-15 | kV |
| ESD(接触放电) | VIN/GND | - | +/-8 | kV |
| TJ | 结温 | - | 150 | °C |
| TSTG | 存储温度 | -65 | 150 | °C |
| PD(TA=25C) | 功耗 | - | 1.67 | W |
| thetaJA | 热阻 | - | 59.6 | °C/W |
| 参数 | 最小值 | 典型值 | 最大值 | 单位 |
|---|---|---|---|---|
| VIN输入电压 | 3 | - | 20 | V |
| VDIO(WRNB上拉) | 1.8 | - | 3.6 | V |
| VOUT电容 | 1 | - | 100 | uF |
| 环境温度 | -40 | - | 85 | °C |
| 结温 | -40 | - | 125 | °C |
| 参数 | 条件 | 典型值 | 单位 |
|---|---|---|---|
| VIN电源电流 | VIN=5V, IOUT=0mA | 90 | uA |
| OVP电源电流 | VOVP=3V, VIN=5V, VOUT=0V | 63 | uA |
| VIN POR阈值(上升沿) | - | 2.7 | V |
| VIN POR迟滞 | - | 100 | mV |
| OVP阈值(内部) | 上升沿 | 6.8 | V |
| OVP迟滞 | - | 150 | mV |
| OVP关断传播延迟 | 5V-10V, 6V/us | 0.18 | us |
| OVP恢复延迟 | 10V-5V, 6V/us | 8 | ms |
| FET导通电阻(25C) | IBUS=1A, VIN=5V | 35 | mOhm |
| 外部OVP设定基准 | VREF_EXT | 1.2 | V |
| 外部OVP设置范围 | - | 4 - 20 | V |
| OTP关断阈值 | 上升沿 | 130 | °C |
| OTP迟滞 | - | 20 | °C |
| 软启动时间 | - | 30 | ms |
| 开关导通时间 | VIN=5V, CL=100uF | 1.5 | ms |
| 开关关断时间 | VIN>OVP | 125 | ns |
5. 工作原理与设计指导
5.1 上电与软启动
CXPR71100H具有2.7V的POR(上电复位)阈值,迟滞100mV。当VIN低于POR阈值时,内部FET保持关断。当VIN超过POR阈值后,器件经过16ms延迟(含8ms软启动)后开始导通。软启动期间内部FET缓慢导通,有效抑制上电浪涌电流,保护输入电源和下游负载。
5.2 过压保护(OVP)
器件提供内部和外部两种OVP设置方式。当OVPFB引脚接GND时,使用内部预设阈值6.8V(典型)。当OVPFB外接电阻分压器且分压节点电压超过0.3V时,器件采用外部编程阈值,计算公式为:VOVP = VREF_EXT x (1 + R2/R1),其中VREF_EXT=1.2V(典型)。外部OVP可编程范围为4V至20V,适配不同适配器电压。当VIN超过OVP阈值时,内部FET在典型0.18us内快速关断,隔离过压。当VIN回落至正常范围(含迟滞,内部150mV/外部100mV)后,器件经8ms恢复延迟后重新导通。
5.3 过温保护(OTP)
芯片持续监测内部结温,当温度超过130C时关断FET,防止热损坏。温度下降20C后自动恢复导通。OTP恢复同样具有8ms延迟,确保系统稳定。
5.4 警告输出(WRNB)
WRNB为开漏输出引脚,在OVP、UVP或OTP事件发生时拉低,可用于向系统控制器报告故障。需外接上拉电阻(建议10kOhm)至VDIO(1.8V-3.6V)。正常工作时WRNB为高阻态。
5.5 PTVS浪涌保护
集成PTVS二极管提供高达100V的浪涌保护能力,有效吸收瞬态高压脉冲,保护内部FET和下游电路。PTVS的GND_PTVS引脚应单独走线并靠近VIN电容放置,以优化浪涌泄放路径。
6. 典型应用电路

图2. 典型应用电路(VBUS OVP保护)
外围元件:VIN输入电容(建议1uF陶瓷电容,靠近VIN和GND_PTVS放置)、VOUT输出电容(1uF-100uF,根据负载需求选择)、WRNB上拉电阻(10kOhm至VDIO)、外部OVP编程电阻(如需调整OVP阈值)。对于需要更高浪涌保护的应用,可在VIN端并联额外TVS管。
7. PCB布局建议
- VIN电容放置:VIN输入电容应尽量靠近VIN引脚和GND_PTVS引脚放置,以优化浪涌泄放路径,降低寄生电感。
- GND_PTVS独立走线:GND_PTVS引脚应单独走线至主地平面,避免与其它GND引脚共用高阻抗路径,确保浪涌电流快速泄放。
- VOUT电容:VOUT输出电容靠近VOUT和GND引脚放置,为下游负载提供局部去耦。
- 功率走线:VIN和VOUT走线应尽量宽,以降低导通电阻引起的压降和热损耗,建议铜箔宽度>=0.5mm/A。
- WRNB走线:WRNB信号走线远离功率路径,避免噪声耦合。
- 散热:WL-CSP-12B封装thetaJA=59.6C/W,TA=25C时最大功耗1.67W,需通过多个过孔将热量传导至内层地平面。
8. 智能手机VBUS保护设计实例
目标:设计一款智能手机USB Type-C端口的VBUS过压保护方案,输入可能来自5V/9V/12V/15V/20V PD适配器,需保护下游PMIC免受浪涌和过压损坏。
- OVP阈值设置:若系统最高支持20V PD,可将OVP设为22V(留有一定余量)。取R1=10kOhm,R2 = (22/1.2 - 1) x 10k = 173.3kOhm,取174kOhm。
- 输入电容:在VIN端放置1uF(X5R, 25V)陶瓷电容,靠近芯片放置。
- 输出电容:VOUT端放置4.7uF(X5R, 16V)陶瓷电容,为下游PMIC提供去耦。
- WRNB连接:WRNB通过10kOhm电阻上拉至系统IO电压(1.8V),连接至系统MCU的GPIO中断引脚,用于检测OVP故障。
- 浪涌保护:PTVS二极管可承受100V浪涌,无需额外TVS;如需更高等级保护,可在VIN端并联SMDJ24A(24V TVS)。
- PCB布局:VIN电容靠近VIN和GND_PTVS,走线尽量短。VIN走线宽度>=1mm(支持3A电流)。
9. 订购信息与技术支持
CXPR71100H采用WL-CSP-12B(1.92x1.27mm)封装,无铅、RoHS合规。提供工程样品、量产芯片及全面的技术支持。
技术邮件: ouamo18@jtm-ic.com | 技术热线: 13823140578

中文
English

用户评论