CXDC65281AJ 三路输出同步降压控制器
AMD SVI3 | 4/3/2/1相 + 1相 + 1相 | G-NAVP | WQFN-60L

产品版本：Rev 1.0 | 更新日期：2026年7月 | 型号：CXDC65281AJ | 封装：WQFN-60L（7×7mm）

嘉泰姆电子（JTM-IC）推出的 CXDC65281AJ 是一款高度集成的 三路输出同步降压控制器，完全满足 AMD SVI3 规范要求。芯片包含三个电压轨：Rail A 为 4/3/2/1 相同步降压控制器，Rail B 和 Rail C 分别为单相同步降压控制器。CXDC65281AJ 采用 Richtek 专有的 G-NAVP™（Green Native AVP）拓扑，基于有限直流增益误差放大器与电流模式控制，使工程师能够轻松设置 Droop 以满足 AMD CPU/GPU 对 AVP（自适应电压定位）的全部要求。基于 G-NAVP 拓扑，芯片还具备新一代快速响应机制 Adaptive Quick Response (AQR)，可在负载瞬态期间优化 AVP 性能并减少输出电容。CXDC65281AJ 集成 高精度 ADC 用于遥测上报，并内置 非易失性存储器（NVM），可存储自定义配置，如输出电流标度、自动增减相阈值、开关频率、过流阈值或 AQR 触发电平。芯片还具备完整的故障保护功能，包括过压（OV）、欠压（UV）、过流（OC）和欠压锁定（UVLO），并为每个输出轨提供独立的使能、电源良好指示和温度检测。CXDC65281AJ 支持通过 I²C 接口设置多种功能，推荐结温范围为 -40°C 至 125°C。

1. 产品概述与市场定位

在 AMD 台式机和笔记本平台的 CPU/GPU 供电设计中，多路输出控制器需要同时为多个电压轨提供高效、高精度的电压调节，并支持 AMD SVI3 协议实现与 CPU/GPU 的实时通信。CXDC65281AJ 作为一款 符合 AMD SVI3 规范的三路输出同步降压控制器，通过 SVI3 接口 与 CPU/GPU 通信，支持 0.25V 至 2.8V 的宽输出电压范围，DAC 精度达 ±0.5%，满足 AMD CPU/GPU 对电压精度的严苛要求。

芯片采用 G-NAVP™ 拓扑，这是一种基于有限直流增益误差放大器的电流模式恒定导通时间控制方式，可同时改善 DC 失调问题并提升系统精度与瞬态响应。CXDC65281AJ 还集成了 CCRCOT（恒定电流纹波恒定导通时间） 技术，提供优异的输出电压纹波表现。芯片内置 ADC 用于遥测上报，并内置 NVM 用于存储自定义配置，通过 I²C 接口可灵活设置多种参数，极大节省了外部元件数量。CXDC65281AJ 采用 WQFN-60L（7×7mm） 封装，是 AMD SVI3 平台多路输出 CPU/GPU 供电方案的理想选择。

2. 主要特点与技术亮点

• G-NAVP™ 控制模式：基于有限 DC 增益误差放大器的电流模式恒定导通时间控制，兼具快速瞬态响应与高 DC 精度，轻松满足 AMD AVP 规范。
• SVI3 接口：与 CPU/GPU 通信，支持 VOTF（VID on-the-Fly）及数字编码电压/电流/温度上报。
• 集成 4/3/2/1 相 Rail A：支持 4 相、3 相、2 相、1 相灵活配置，满足不同功率等级需求。
• 集成 1 相 Rail B 和 Rail C：为外围电压轨提供独立的高效供电。
• 自适应快速响应（AQR）：新一代快速响应机制，检测负载上升沿并自适应调整 PWM 脉宽，优化瞬态响应并减少输出电容。
• 二极管仿真模式（DEM）：轻载条件下自动进入 DEM 模式，降低开关频率与开关损耗，显著提升轻载效率。
• 智能相管理（SPM）：根据负载电流自动增减相，结合 DEM 实现全负载范围高效运行。
• 内置 ADC：监测输出电压、输出电流、温度、输入功率等，并通过 SVI3 或 I²C 上报。
• 内置 NVM：存储自定义配置，如输出电流标度、自动增减相阈值、开关频率、过流阈值、AQR 触发电平等，支持通过 I²C 接口在线编程。
• 可调电流增益：通过 NVM 设置电流增益比（Ai），优化负载线精度。
• 无损电流检测：采用电感 DCR 或智能功率级（SPS）电流检测，配合 NTC 热敏电阻实现温度补偿，保证全温度范围内负载线精度。
• 声噪抑制（ANS）：在负 VID 跳变时减少输出电压变化幅度，降低 MLCC 压电效应产生的声噪。
• 零负载线：支持零负载线配置，采用 AC-droop 有效抑制负载瞬态回铃和过冲。
• VOTF 增强：在 VID 跳变期间提供补偿，减少 Droop 效应，优化 VOTF 性能。
• 系统保护：集成 OVP（过压）、UVP（欠压）、OCP（过流）、OTP（过温）及 UVLO（欠压锁定），确保系统安全可靠运行。
• 独立使能与电源良好指示：每个输出轨提供独立的 PWREN 和 PWRGD 引脚。
• 热监控：支持外部 NTC 热敏电阻或智能功率级（SPS）温度传感器。

3. 典型应用电路

CXDC65281AJ 的典型应用电路包括：SVI3 接口连接 CPU/GPU（SVC、SVD、SVTI、SVTO），PWRGD_A/B/C 电源良好指示输出，PWREN_A/B/C 使能输入，Rail A 四相输出级（PWM1_A~PWM4_A 驱动外置 MOSFET、电感、输出电容），Rail B 单相输出级（PWM1_B），Rail C 单相输出级（PWM1_C），ISENxP/ISENxN 电流检测输入，IMON_A/B/C 电流监测输出，VSEN_A/B/C 差分远端电压检测，COMP_A/B/C 与 FB_A/B/C 补偿网络，TSEN_A/B/C 温度检测输入，PSYS 系统输入功率监控，CONFIG 引脚用于 I²C 地址设置，SCL/SDA I²C 接口，DRVEN/DRVEN_F 外部驱动器模式控制。

图2. 典型应用电路

4. 极限参数与电气特性（设计参考）

5. 工作原理与设计指导

5.1 G-NAVP™ 控制模式

CXDC65281AJ 采用 G-NAVP™（Green Native AVP） 控制器，这是一种 带直流失调消除的电流模式恒定导通时间控制。当电流反馈信号达到 COMP 信号时，产生导通时间宽度实现 PWM 调制。该方法不仅能改善 DC 失调问题以提升系统精度，还能提供快速的瞬态响应。在连续导通模式（CCM）下，电流反馈信号与 COMP 信号比较产生 PWM 波形，各相按相间交错方式工作。

5.2 SVI3 与 I²C 接口

CXDC65281AJ 支持 AMD SVI3 接口，通过 SVC、SVD、SVTI、SVTO 与 CPU/GPU 通信。SVI3 接口接收或发送 VID 包、电源状态切换、遥测请求等命令。同时，芯片还支持 标准 I²C 协议（100kHz/400kHz），通过 SCL、SDA 与 SMBus 通信，可读写配置寄存器、设置 I²C 地址、调整保护阈值等。配置寄存器包括功能设置寄存器和 CPU/GPU 所需寄存器。

5.3 内置 ADC 与遥测

CXDC65281AJ 集成 高精度 ADC，支持 TSEN_A/B/C、PSYS、IMON_AAVG、IMON_BAVG、IMON_CAVG 等多路输入。ADC 将这些模拟信号转换为数字码，用于遥测上报或功能设置。输出电压、输出电流、温度、输入功率等遥测数据可通过 SVI3 或 I²C 接口读取，方便系统监控与管理。

5.4 内置 NVM 与配置

CXDC65281AJ 内置 非易失性存储器（NVM），可存储自定义配置，如输出电流标度、自动增减相阈值、开关频率、过流阈值、AQR 触发电平、固定 VID、负载线设置、保护阈值等。通过 I²C 接口可在线编程 NVM，配置灵活，便于平台差异化设计。嘉泰姆电子提供基于 Microsoft Excel 的设计工具，帮助用户配置寄存器并生成编程流程。

5.5 自适应快速响应（AQR）

CXDC65281AJ 采用 自适应快速响应（AQR） 机制，检测输出负载上升沿。当输出电压下降斜率超过 AQR 触发阈值时，所有 PWM 同时导通，直到输出电压下降斜率显著减慢。AQR PWM 脉宽自适应负载阶跃大小，有效抑制输出电压跌落，减少输出电容。同时，芯片还提供 Anti-Overshoot（ANTIOVS） 功能，在负载下降沿检测过冲，使 PWM 保持三态直到零电流检测或 VSEN 恢复正常，有效降低过冲。

5.6 智能相管理（SPM）

CXDC65281AJ 支持 智能相管理（SPM），根据负载电流自动增减相。当 CPU 发送 PSI7 命令时，VR 进入 SPM 模式，通过 IMON 电压与 SPM_2PH_TH、SPM_3PH_TH、SPM_4PH_TH 比较决定工作相数。增相无延迟，减相有迟滞（SPM_DROP_HYS_TH）和延迟时间。当 VIMON 低于阈值时，控制器降低相数并自动进入二极管仿真模式（DEM）。此外，VOTF 上升、VOTF 下降（未使能 decay 模式）、触发 AQR/固定 QR、通过 I²C 使能 Force_PSI0 等事件可立即全相运行。

5.7 零负载线

CXDC65281AJ 支持 零负载线 功能。当使能零负载线时，输出电压仅由 VID 决定，不随负载电流变化。芯片采用 AC-droop 技术，在负载瞬态时临时改变 VID 目标为短期电压目标，短期电压目标与瞬态负载电流 ΔI_CC 相关，可表示为：Short_Term_Voltage_Target = VID - ΔI_CC × R_LL。该方法可有效抑制负载瞬态回铃和过冲，R_LL 的设置与负载线系统相同。

5.8 电流检测与负载线设置

CXDC65281AJ 支持 电感 DCR 电流检测 和 智能功率级（SPS）电流检测。DCR 电流检测采用外部低通滤波器 R_X1 和 C_X 重建电流信号，滤波器时间常数应匹配电感时间常数 L/DCR。电流信号经镜像后用于负载线控制、电流上报、电流平衡和零电流检测。负载线设置公式为：R_LL = 电流环增益 / 电压环增益，可通过 Ai、AEAGM 和 R_EA2/R_EA1 编程。Ai 可通过 NVM 寄存器设置，Rail A 的 Ai_A[2:0] 和 Rail B/C 的 Ai_B[6:4]/Ai_C[6:4] 提供多种增益选项。

5.9 VOTF 补偿

在 VOTF 转换期间，输出电容充电需要额外电流，该电流会在负载线系统中产生额外电压跌落，称为 Droop 效应。CXDC65281AJ 提供 VOTF 补偿功能，通过内部电流 I_{VOTF_LIFT} 从 FB 引脚流出，产生补偿电压 I_{DVID_LIFT}×R_EA1。I_{VOTF_LIFT} 可通过寄存器 VOTF_LIFT_TH_A/B/C 设置，适应不同 VOTF 压摆率。补偿幅度也可通过 R_EA1 调整。

5.10 保护机制

• 过流保护（OCP）：支持两级过流保护，OCP 警告和 OCP 故障。OCP 警告阈值和最小脉冲宽度可通过寄存器设置，OCP 故障阈值和延迟时间可编程。过流事件触发 OCP_L 引脚拉低，并锁存故障状态。
• 过压保护（OVP）：OVP 阈值与 VID 相关，可通过 OVP_DELTA 和 OVP_REF 配置。触发后 PWRGD 拉低，PWM 强制低电平开通低侧 MOSFET，输出电压被拉低至新 VID 目标，60μs 后 VID 缓慢下降至 0V。
• 欠压保护（UVP）：UVP 阈值与 VID 相关，可通过 UVP_DELTA 和 UVP_REF 配置。触发后 PWRGD 拉低，所有 PWM 三态，关断高侧和低侧 MOSFET。UVP 在 VOTF 期间及 VID 稳定后 80μs 内屏蔽。
• 过温保护（OTP）：通过 TSEN 引脚监测温度，当温度超过 OTP 阈值（默认 125°C）时触发保护。
• 欠压锁定（UVLO）：监测 VCC 电压，当 VCC 低于 POR 阈值时关断控制器。

6. 典型应用设计实例

设计目标：AMD SVI3 平台 CPU/GPU 供电，Rail A 输出 1.1V/80A（4相），Rail B 输出 1.1V/20A（1相），Rail C 输出 1.1V/20A（1相），输入电压 19V，开关频率 400kHz，负载线 1.5mΩ。

• 初始设置：通过 CONFIG 引脚设置 I²C 地址，连接 NVM 配置。VCC 接 5V，VDDIO 接 1.8V。
• 开关频率设置：通过 NVM 设置 KTON_A/B/C，Rail A 典型 79ns，Rail B/C 典型 111ns。
• 电流检测：DCR 电流检测，R_X1 和 C_X 匹配 L/DCR，R_X1 建议两个 0603 电阻串联，C_X 建议 0.1μF X7R/0603。
• IMON 电阻网络：根据最大输出电流设置 R_IMON，确保 V_IMON - V_VREF = 0.4V 时达到最大电流。
• 负载线设计：1.5mΩ Droop，通过 Ai 和 R_EA2/R_EA1 设置。
• 补偿器设计：采用 Type II 补偿器（一极点一零点），根据输出电容和 ESR 计算 C1、C2、R_EA1、R_EA2。
• 保护设置：OVP/UVP 阈值通过寄存器设置，OCP 阈值和延迟时间根据最大电流配置。
• 热监控：TSEN 引脚连接 NTC 热敏电阻或 SPS 温度传感器，设置 VRHOT 和 OTP 阈值。
• PSYS 监控：PSYS 引脚连接输入功率检测电阻，设置满量程电压（1.6V 或 3.2V）。

7. PCB布局建议

• 大电流路径：保持大电流路径短，尤其是地端子。功率走线与负载连接尽可能短，这对高效率至关重要。
• 电感充放电路径：需权衡走线长度时，宁可让电感充电路径长于放电路径。
• 电流检测元件：电流检测元件靠近控制器放置。ISENxP 和 ISENxN 连接用于电流限制和电压定位，必须使用 开尔文检测连接 保证电流检测精度。
• 检测节点走线：从检测节点到控制器的 PCB 走线应平行返回，并保持差分对走线在同一层。
• 高速开关节点：高速开关节点应远离敏感模拟区域（COMP、FB、ISENxP、ISENxN 等）。
• 散热焊盘：将暴露焊盘通过低阻抗路径连接到地平面，建议使用足够数量的过孔连接到 PCB 内层地平面。
• 集成驱动器布局：UGATE/LGATE 走线尽量短而宽，自举电容紧靠 BOOT 和 PHASE 引脚。
• SVI3/I²C 走线：SVC、SVD、SVTI、SVTO、SCL、SDA 走线远离功率噪声源，保持等长。
• NTC 热敏电阻：放置在 MOSFET 等发热最严重的区域附近。

8. 引脚封装图

引脚封装图

CXDC65281AJ 采用 WQFN-60L 7×7mm 封装，引脚包括：Rail A 控制器（VSEN_A、RGND_A、COMP_A、FB_A、ISEN1N_A~ISEN4N_A、ISEN1P_A~ISEN4P_A、PWM1_A~PWM4_A、IMON_A、TSEN_A、PWRGD_A、PWREN_A）、Rail B 控制器（VSEN_B、RGND_B、COMP_B、FB_B、ISEN1N_B、ISEN1P_B、PWM1_B、IMON_B、TSEN_B、PWRGD_B、PWREN_B）、Rail C 控制器（VSEN_C、RGND_C、COMP_C、FB_C、ISEN1N_C、ISEN1P_C、PWM1_C、IMON_C、TSEN_C、PWRGD_C、PWREN_C）、SVI3 接口（SVC、SVD、SVTI、SVTO、VDDIO、RESET_L）、I²C 接口（SCL、SDA）、系统控制（PSYS、CONFIG、ANS_EN、DRVEN、DRVEN_F、PS_A/PS_B、OCP_L、PWRGD_A/B/C）、电源（VCC、VIN、VREF06、GND）。

9. 订购信息与技术支持

CXDC65281AJ 采用 WQFN-60L（7×7mm） 封装，无铅、RoHS 合规、无卤素。产品型号：CXDC65281AJGQW（WQFN-60L 7×7 W-Type，Green）。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计和 FAE 现场支持。