CXSD61373 3.5A/60V峰值电流模式异步降压转换器
宽压输入 | 可调频率 | PSM轻载高效

产品版本：Rev 1.0 | 更新日期：2026年8月 | 型号：CXSD61373 | 封装：WDFN-10L 4x4 / SOP-8（Exposed pad）

嘉泰姆电子（JTM-IC）推出的 CXSD61373 是一款高效率、峰值电流模式控制的异步降压转换器，专为12V、24V及48V工业与通信电源系统设计。芯片支持 4V至60V 的宽输入电压范围（软启动完成后低至4V），输出电压可编程设定为 0.8V 至 VIN，集成 80mΩ 高侧 MOSFET，提供高达 3.5A 的连续输出电流能力。其 100kHz至2.5MHz 的可调开关频率允许设计者在效率和尺寸之间灵活权衡，而 300kHz至2.2MHz 的外部同步功能则为噪声敏感型应用提供了干净的时钟对齐方案。CXSD61373 内置完整的保护机制，包括输入欠压锁定（UVLO）、输出欠压保护（UVP）、输出过压保护（OVP）、逐周期过流保护（OCP）以及过温保护（OTP），并集成了 Power Good（PGOOD） 指示与可调软启动功能，是工业自动化、电机控制及车载配件等严苛环境的理想降压解决方案。

1. 产品概述与市场定位

在工业控制、通信基站、车载电子及电机驱动等应用中，系统电源总线通常为12V、24V或48V，而核心负载（如FPGA、MCU、传感器、驱动器）则需稳定的低压大电流供电。CXSD61373 作为一款 峰值电流模式异步降压转换器，其 4V-60V 宽输入电压范围 使其可直接从工业总线取电，无需额外预稳压级，显著简化系统架构。芯片采用 峰值电流模式控制，具备快速瞬态响应和固有的逐周期限流能力，配合简单的外部补偿网络即可实现稳定可靠的闭环控制。其 100kHz-2.5MHz 可编程开关频率 允许设计者在低频高效（大电感、低开关损耗）与高频小型化（小电感、小电容）之间取得最佳平衡，而 外部同步时钟 功能则可将开关噪声精确控制在系统敏感频段之外，满足EMI/EMC严苛要求。CXSD61373 的低静态电流（100μA）和轻载 PSM（Power Saving Mode） 模式使其在待机或轻载状态下仍保持较高效率，尤其适合电池供电或对功耗敏感的系统。

相较于传统固定频率PWM控制器，CXSD61373 的 可调软启动 和 PGOOD 指示 为系统上电时序管理提供了极大便利，而 BOOT UVLO 和 skip off-time 功能则确保了在超高占空比或输入电压瞬降时的稳定运行。该芯片提供 WDFN-10L 4x4 和 SOP-8（Exposed pad） 两种封装，满足不同散热和布板空间需求，是工业级高可靠性电源设计的优选器件。

2. 主要特点与技术亮点

• 高精度参考：0.8V ±1% 内部参考电压，确保输出电压精度。
• 超低最小导通时间：典型值 100ns，支持极高降压比应用。
• BOOT UVLO：内置自举电容欠压检测，确保高侧MOSFET充分增强。
• 跳过关断时间功能：支持接近100%占空比运行，适用于低压差场景。
• 频率折返保护：过载或短路时自动降低开关频率，保护器件安全。
• 可编程UVLO：通过EN引脚外部电阻分压，灵活设定启动和关断阈值。
• 打嗝模式（Hiccup）：输出欠压保护后自动重启，降低故障功耗。
• 外部补偿：灵活调整环路带宽，适应不同输出电容和负载特性。
• 热关断保护：结温超过阈值时自动关断，冷却后软启动恢复。

3. 引脚配置与功能描述

CXSD61373 提供 WDFN-10L（4×4mm）和 SOP-8（Exposed pad）两种封装。主要功能引脚包括：BOOT（自举电容连接）、VIN（电源输入，4V-60V）、EN（使能控制，带内部上拉）、SS/TR（软启动/跟踪控制）、RT/SYNC（频率设置/外部同步输入）、FB（输出电压反馈，参考0.8V）、COMP（补偿网络连接）、SW（开关节点）、PGOOD（开漏电源良好指示）、GND（地）及 PAD（散热焊盘）。详细引脚定义请参考数据手册。

图1. 引脚封装图（WDFN-10L 4x4 与 SOP-8 Exposed pad）

4. 典型应用电路

CXSD61373 的典型应用电路包含输入电容 CIN、输出电容 COUT、功率电感 L、续流二极管 D1、反馈分压电阻 R1/R2、频率设定电阻 RRT/SYNC、自举电容 CBOOT 以及补偿网络 RCOMP/CCOMP。芯片通过 FB 引脚检测输出电压，经内部误差放大器与参考电压比较后产生 COMP 信号，与电感电流信号比较后控制高侧 MOSFET 的导通与关断，实现稳定的降压输出。

图2. 典型应用电路（CXSD61373 降压转换器）

5. 极限参数与电气特性

6. 工作原理与设计指导

6.1 峰值电流模式控制

CXSD61373 采用 峰值电流模式控制（Peak Current Mode Control），在每个时钟周期开始时高侧MOSFET导通，电感电流线性上升。内部电流检测电路实时监测电感电流，当电流达到由 COMP 电压设定的阈值时，高侧MOSFET关断，电感电流通过外部续流二极管续流下降。这种控制方式具有逐周期限流、瞬态响应快、环路补偿简单等优势。输出反馈电压通过 FB 引脚的分压电阻采样，与内部 0.8V 参考比较后产生误差信号，经 COMP 引脚的外部补偿网络后控制电流阈值，从而实现精确的电压调节。

6.2 轻载工作模式（PSM）

为提升轻载效率，CXSD61373 在轻载条件下自动进入 PSM（Power Saving Mode）。当 FB 电压低于 PSM 阈值（约 VREF × 1.005）时，芯片开始开关动作；当 FB 电压足够高时，停止开关。在非开关周期内，大部分内部电路关闭，静态电流降至 100μA，有效降低功耗。PSM 模式下，峰值电感电流由最小导通时间控制，确保输出电压纹波在可接受范围内。负载越轻，非开关周期越长，等效开关频率越低，开关损耗和驱动损耗显著减小。

6.3 开关频率设定与同步

CXSD61373 通过 RT/SYNC 引脚 的外接电阻设定开关频率，范围 100kHz-2.5MHz。频率设定电阻 RRT/SYNC 与频率的关系为：RRT/SYNC(kΩ) = 120279 / fSW × 1.033（fSW 单位 kHz）。当 RT/SYNC 引脚接入外部时钟（300kHz-2.2MHz）时，芯片自动切换至同步模式，开关频率与外部时钟保持一致。同步时钟的上升沿触发 SW 开关动作，且同步频率需等于或高于 RT 电阻设定的频率。芯片还内置 频率折返功能，在过载或短路时，开关频率按 1/2、1/4、1/8 分频，为电感电流提供更长的放电时间，保护器件安全。

6.4 最大占空比与低压差运行

CXSD61373 支持接近 100% 占空比 运行，适用于输入电压瞬降或低压差场景。当所需占空比过大且关断时间小于最小关断时间（130ns）时，芯片自动启用 跳过关断时间（skip off-time） 功能，使高侧MOSFET持续导通，输出电压接近输入电压。该功能在输入电压短暂跌落至接近输出电压时，仍能维持系统供电，提升了应用的鲁棒性。

6.5 BOOT UVLO 与自举供电

为确保高侧MOSFET的充分增强，CXSD61373 内置 BOOT UVLO 电路。当 BOOT-SW 电压低于 2.7V 时，内部自举充电FET导通（约150ns）为自举电容充电；当 BOOT-SW 电压升至 2.8V 以上时，充电停止。该机制在极高降压比或极轻负载条件下尤其重要，确保高侧MOSFET始终具备足够的栅极驱动电压。对于输入电压低于5.5V或占空比高于65%的应用，建议在 BOOT 引脚外接 外部自举二极管（如1N4148）至5V电源，以进一步提升效率和增强高侧MOSFET的导通性能。

6.6 使能控制与UVLO调节

CXSD61373 的 EN 引脚 具备内部上拉电流源（1.2μA），悬空时自动使能芯片。EN 电压高于 1.2V 且 VIN 高于 UVLO 上升阈值（4.3V）时，芯片启动软启动序列；EN 电压低于 0.4V 时，芯片进入关断模式，关断电流低至 2.25μA。通过外部电阻分压网络（REN1、REN2），EN 引脚可用于调节系统 UVLO 阈值和滞回。芯片内部提供额外的滞回电流源（3.4μA），在 EN 电压超过使能阈值时注入，从而设定启动和关断电压点，实现精确的输入电压窗口控制。

6.7 软启动与跟踪控制

CXSD61373（GQW版本）提供 外部可调软启动 功能，通过 SS/TR 引脚外接电容 CSS 设定软启动时间。内部 1.7μA 电流源对 CSS 充电，SS/TR 引脚电压作为参考电压的软启动斜坡。当 SS/TR 与 FB 电压差达到 42mV 时，高侧MOSFET开始开关，输出电压跟随 SS/TR 斜坡平稳上升，有效抑制启动冲击电流。软启动时间 tSS 可估算为：tSS = CSS × (VREF × 0.8) / ISS。对于大输出电容或重载启动，需确保 CSS 足够大以使输出电容在软启动时间内充满，避免触发 UVP 保护。

6.8 保护机制详解

• 输入欠压锁定（UVLO）：VIN 低于 3.9V 时禁止开关，高于 4.3V 时恢复，防止输入电压不足时 MOSFET 不完全增强。
• 输出欠压保护（UVP）：FB 电压低于参考电压的 50% 且持续一定时间后，芯片进入打嗝模式，关闭输出并周期性重启，直至故障消除。
• 输出过压保护（OVP）：FB 电压超过参考电压的 109% 时，立即关断高侧MOSFET，防止输出电压过高损坏负载；降至 106% 以下时恢复开关。
• 逐周期过流保护（OCP）：每个周期检测高侧MOSFET电流，超过电流限制阈值（典型 5.5A）时立即关断，保护功率级免受短路损坏。
• 过温保护（OTP）：结温超过热关断阈值（典型 150°C）时关断芯片，冷却后自动软启动恢复。
• PGOOD 指示：开漏输出，FB 电压在 92%-109% 参考电压范围内且延迟后，PGOOD 为高阻抗（外部上拉至高电平）；超出范围时拉低，用于系统上电时序和故障监控。

7. 基于 CXSD61373 的工业电源设计实例

设计目标：一款工业 24V 总线供电的降压电源，为 FPGA 核心提供 5V/3A 稳定输出，要求高效率、小尺寸，并满足工业级温升和 EMI 要求。

• 系统配置：选用 CXSD61373（WDFN-10L 4x4 封装），VIN=24V（典型），VOUT=5V，IOUT_MAX=3A，开关频率 fSW=500kHz（RRT/SYNC≈240kΩ）。
• 电感选择：设定电感纹波电流 ΔIL 为最大输出电流的 30%（约1.5A），计算电感 L = VOUT × (VIN - VOUT) / (VIN × fSW × ΔIL) ≈ 10μH。选用饱和电流大于 6A 的屏蔽电感（如 VCHA075D-100MS6），DCR 尽量低以提升效率。
• 输入电容：采用两个 4.7μF/100V X7R 陶瓷电容并联，并靠近 VIN 引脚放置，以抑制输入电压纹波和噪声。额外并联 0.1μF 高频旁路电容。
• 输出电容：选用两个 47μF/10V X7R 陶瓷电容并联（如 GRM32ER61C476KE15L），有效电容需考虑 DC 偏置效应，确保在 5V 偏压下仍有足够容量。
• 续流二极管：选用肖特基二极管（如 SS34），耐压 40V，额定电流 3A，正向压降低，反向恢复时间短，以降低开关损耗和提升效率。
• 反馈分压：R2 取 10kΩ（典型），R1 = R2 × (VOUT - 0.8V) / 0.8V = 52.5kΩ（选用 52.3kΩ，1%）。
• 补偿网络：设交叉频率 fC=50kHz，计算 RCOMP = 2π × fC × COUT / (gm × gm_cs) ≈ 47kΩ，CCOMP ≈ (RLOAD × COUT) / RCOMP ≈ 6.8nF（RLOAD=5V/3A≈1.67Ω）。CCOMP2 可选 100pF 用于高频噪声抑制。
• 自举电容：选用 0.1μF/10V X7R 陶瓷电容，紧贴 BOOT 和 SW 引脚放置。
• 散热设计：WDFN 封装底部散热焊盘焊接至大面积覆铜，多过孔连接至内层和底层地平面，确保 θJA 控制在 30°C/W 以内，满足工业级温度范围。

8. PCB 布局建议

• 功率回路最小化：输入电容 CIN、高侧MOSFET、续流二极管 D1、电感 L 和输出电容 COUT 构成的功率回路应尽可能短而宽，减小寄生电感和电阻，降低开关节点振铃。
• 自举电容紧靠芯片：CBOOT 应放置于 BOOT 与 SW 引脚最近处，走线宽且短，确保自举电压稳定。
• 反馈网络就近放置：FB 分压电阻 R1/R2 和补偿元件 RCOMP/CCOMP 应靠近 FB 和 COMP 引脚，远离 SW 和 BOOT 等噪声节点，避免噪声耦合影响环路稳定性。
• RT/SYNC 引脚噪声隔离：频率设定电阻 RRT/SYNC 应靠近 RT/SYNC 引脚放置，走线避开高频开关节点，防止频率抖动。
• 地线分割与单点连接：功率地（PGND）和模拟地（AGND）应分开布线，在芯片散热焊盘处单点连接，避免大电流在地平面上产生压降干扰小信号。
• 散热设计：芯片底部散热焊盘必须焊接至 PCB 的大面积地平面，并添加多个热过孔连接至内层和底层铜箔，有效降低热阻。根据热设计公式 P_D(MAX) = (T_J(MAX) - T_A) / θ_JA(EFFECTIVE)，在 TA=25°C 时，WDFN 封装 θJA≈31.7°C/W，最大耗散功率约 3.9W。
• SW 节点面积最小化：SW 引脚与电感、二极管之间的走线应尽量短而宽，但铜皮面积需控制最小以减少 EMI 辐射。
• 四层或六层 PCB 推荐：使用完整的地平面和内层电源层，提供良好的屏蔽和散热通道，改善 EMI 性能和热管理。

9. 订购信息与技术支持

CXSD61373 提供 WDFN-10L（4×4mm） 和 SOP-8（Exposed pad） 两种封装选项，无铅、RoHS 合规。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计和 FAE 现场支持。如需获取完整数据手册、应用笔记或设计咨询，请通过以下方式联系。