CXSD61267F 电流模式同步降压DC/DC转换器
4.5V-17V宽输入 | 3A输出 | 500kHz | PGOOD电源良好指示

产品版本：Rev 1.0 | 更新日期：2026年8月 | 型号：CXSD61267F | 封装：TSOT-23-8（FC）

嘉泰姆电子（JTM-IC）推出的 CXSD61267F 是一款高性能电流模式同步降压DC/DC转换器，专为需要高效率、轻载节能和系统状态监控的负载点调节应用而设计。该芯片支持 4.5V至17V 的宽输入电压范围，提供高达 3A 的连续输出电流。采用 电流模式控制 架构，实现快速瞬态响应和内置补偿，简化了外部电路设计。内部集成 80mΩ 高侧 MOSFET 和 30mΩ 低侧 MOSFET，在全负载范围内提供卓越的转换效率。芯片以 500kHz 固定开关频率工作，并可通过EN/SYNC引脚同步外部时钟（200kHz至2MHz），灵活适应不同应用需求。CXSD61267F 在轻载时自动进入 省电模式（PSM），降低开关频率，显著提升轻载效率。芯片集成 开漏PGOOD输出，用于指示输出电压是否达到设定值的90%，方便系统实现电源时序监控。内置 1.5ms软启动 消除启动浪涌，并集成 逐周期电流限制、输入欠压锁定（UVLO）、输出欠压保护（UVP）、BOOT UVLO 和 热关断保护（OTP），确保系统安全运行。CXSD61267F 采用超小型 TSOT-23-8（FC） 封装，是工业与商业低功耗系统、计算机外设、LCD显示器、机顶盒和FPGA/ASIC负载点稳压的理想选择。

1. 产品概述与市场定位

在工业控制、计算机外设、机顶盒和FPGA电源管理等应用中，系统对电源芯片的效率、灵活性和系统监控功能提出了越来越高的要求。CXSD61267F 作为一款 电流模式同步降压转换器，其核心优势在于 轻载PSM省电模式、PGOOD电源良好指示 和 优异的功率密度。芯片采用 电流模式控制 架构，提供快速瞬态响应和可靠的逐周期电流限制，内置补偿简化了外部电路设计。

芯片内部集成了高侧和低侧功率MOSFET，导通电阻分别低至 80mΩ 和 30mΩ，在3A满载条件下显著降低导通损耗，提升系统整体效率。 500kHz固定开关频率 在效率与尺寸之间取得良好平衡，允许使用小型电感器和陶瓷电容，同时保持较高的转换效率。 轻载PSM模式 在输出电流较小时自动降低开关频率，减少开关损耗，显著提升轻载效率，特别适用于待机功耗要求严格的应用。 PGOOD引脚 提供开漏输出，当输出电压达到设定值的90%以上并经过400μs延迟后拉高，为系统提供可靠的电源状态指示，便于实现上电时序和故障监控。内置 1.5ms软启动 消除启动浪涌，支持预偏置输出启动。 外部同步功能（200kHz-2MHz）使系统设计师能够将开关频率调整至对系统噪声最敏感的频率范围之外，避免EMI干扰。CXSD61267F 采用超小型 TSOT-23-8（FC） 封装，是空间受限高性能应用的理想选择。

2. 主要特点与技术亮点

• 电流模式控制：提供快速的负载瞬态响应和精确的逐周期电流限制，内置补偿简化了外部电路设计，减少了元件数量。
• 超低导通阻抗：高侧80mΩ和低侧30mΩ的导通电阻，显著降低功率损耗，提升轻载和满载效率。
• 轻载PSM省电模式：在轻载条件下自动进入省电模式，降低有效开关频率，减少开关损耗，显著提升轻载效率，特别适合待机功耗要求严格的应用。
• PGOOD电源良好指示：开漏输出，当FB电压达到参考电压的90%以上并经过400μs延迟后释放（高阻），低于85%时拉低，为系统提供可靠的电源状态监控。
• 内部1.5ms软启动：内置软启动电路，消除启动时的输入浪涌电流，支持预偏置输出启动。
• 外部同步功能：EN/SYNC引脚支持200kHz至2MHz的外部时钟同步，使开关频率可调至对系统噪声敏感频段之外，简化EMI设计。
• 逐周期电流限制：监测高侧MOSFET的峰值电流，当超过限流阈值时立即关断，防止电感饱和和输出短路损坏。
• 输出欠压保护（UVP）：当VFB低于0.4V（约50% VREF）时触发，芯片进入hiccup模式，周期性尝试重启，故障移除后自动恢复。
• BOOT UVLO：监测BOOT-SW电压，确保高侧MOSFET有足够的栅极驱动电压。当VBOOT-SW低于2.65V时，强制导通低侧MOSFET 200ns为BOOT电容充电，保证高占空比或极轻负载条件下的正常工作。
• 热关断保护（OTP）：结温超过150°C时关断，降温约20°C后自动重启。
• 超小封装：TSOT-23-8（FC）封装，占板面积极小，适合便携式设备。

3. 引脚封装图

引脚封装图：TSOT-23-8（FC）

4. 典型应用电路

图2. 典型应用电路（4.5V-17V输入，3A输出）

5. 极限参数与电气特性（设计参考）

符号	参数	最小值	最大值	单位
VIN	输入电压	-0.3	20	V
SW	开关节点电压	-0.3（<100ns -5）	20.3（<100ns 25）	V
BOOT - SW	自举电压差	-0.3	6（<10μs 7）	V
PVCC	偏置电压	-0.3	6（<10μs 7）	V
其他引脚	控制/逻辑引脚	-0.3	6	V
PD @ TA=25°C	最大功耗（TSOT-23-8 FC）	—	1.428	W
θJA	结到环境热阻（TSOT-23-8 FC）	—	70	°C/W
TJ	结温范围	-40	150	°C
TSTG	存储温度范围	-65	150	°C
ESD（HBM）	人体模型	—	2	kV

参数	最小值	最大值	单位
VIN 输入电压	4.5	17	V
结温范围	-40	125	°C
环境温度范围	-40	85	°C

参数	条件	典型值	单位
关断电流（ISHDN）	VEN=0V	7	μA
静态电流（IQ）	VEN=2V, VFB=1V	0.8	mA
反馈参考电压（VFB）	—	0.807	V
VFB精度	—	±1.0	%
高侧导通电阻（RDS(ON)_H）	—	80	mΩ
低侧导通电阻（RDS(ON)_L）	—	30	mΩ
谷值电流限制（ILIM）	占空比<40%	4.25-5.8	A
开关频率（fOSC）	VFB=0.75V	500	kHz
同步频率范围（fSYNC）	—	200-2000	kHz
折叠频率（fFB）	VFB<400mV	125	kHz
EN阈值（上升/下降）	—	1.6 / 1.1	V
内部软启动时间（tSS）	FB 0V→0.8V	1.5	ms
PGOOD上升阈值	VFB/VREF	90	%
PGOOD下降阈值	VFB/VREF	85	%
PGOOD延迟	—	400	μs
UVLO阈值（上升/下降）	—	3.9 / 3.25	V
BOOT UVLO阈值（上升/下降）	—	2.9 / 2.65	V
热关断阈值（TSD）	—	150	°C
热关断迟滞（ΔTSD）	—	20	°C

6. 工作原理与设计指导

6.1 电流模式控制与轻载PSM模式

CXSD61267F 采用 电流模式控制 架构，通过监测高侧MOSFET的峰值电流实现逐周期限流，并提供快速瞬态响应。芯片内置补偿网络，简化了外部电路设计。

芯片在轻载时自动进入 省电模式（PSM） 以提高效率。在PSM中，当VFB高于VREF×1.005时，内部时钟被禁用，跳过PWM脉冲；当VFB低于该阈值时，重新激活时钟开始新的开关周期。在每个开关周期中，芯片检测峰值电感电流，并保持高侧开关导通直至达到最小峰值电流水平。当低侧开关导通时，零电流检测功能防止电感电流变为负值，进一步提高轻载效率。在两只开关都关断的期间，芯片关闭大部分内部电路以降低静态功耗。这种机制有效降低了轻载条件下的开关频率，减少了开关损耗和栅极驱动损耗，显著提升轻载效率。

6.2 PGOOD电源良好指示

芯片提供 开漏PGOOD输出，用于指示输出电压状态。PGOOD功能在软启动完成后激活，通过比较器监测VFB电压：

• 当VFB上升到参考电压的 90% 以上并经过 400μs 延迟后，PGOOD引脚释放（高阻态），需外接上拉电阻至PVCC或低于5.5V的电压源。
• 当VFB下降到参考电压的 85% 以下时，PGOOD引脚立即被拉低。

PGOOD信号可用于系统上电时序控制、故障报警或FPGA/ASIC的使能控制。

6.3 输出电压设置

输出电压通过外部分压电阻设置，FB参考电压为 0.807V（典型值）。公式：VOUT = VFB × (1 + R1/R2)。推荐使用1%精度电阻，R2取值范围10kΩ-100kΩ。

推荐元件配置（VIN=12V，500kHz）：

VOUT（V）	R1（kΩ）	R2（kΩ）	R5（kΩ）	CFF（pF）	C2（μF）	C4（μF）	L1（μH）
1.0	20.5	84.5	82	—	0.1	44	2.2
3.3	40.2	13	16	15	0.1	44	4.7
5.0	40.2	7.68	16	15	0.1	44	4.7

注：C4值为有效输出电容，需考虑DC偏置降额效应。建议将控制环路带宽设计在60kHz以下，可通过调整R5实现。

6.4 外部同步与频率设置

EN/SYNC引脚具有双重功能：

• 使能控制：EN/SYNC > 1.6V使能芯片，< 1.1V关断（< 0.4V时关断电流< 7μA）。
• 频率同步：向EN/SYNC引脚施加200kHz-2MHz、占空比20%-80%的外部时钟信号，芯片将同步至外部时钟频率。外部时钟高电平需>2V，低电平<0.8V。

当EN/SYNC引脚为逻辑高电平且无外部时钟时，芯片以500kHz（典型值）内部频率工作。

6.5 电感器选型

建议纹波电流为最大负载电流的 30%（ΔIL = 0.3 × IOUT(MAX)）。电感值公式：L = [VOUT × (VIN - VOUT)] / [VIN × fSW × ΔIL]。推荐电感值范围：2.2μH-4.7μH（参考上表）。饱和电流应大于峰值限流值（约4.25A-5.8A）。

设计示例（12V输入，3.3V/3A输出，纹波电流0.9A）：L = 3.3×(12-3.3)/(12×500k×0.9) ≈ 5.3μH，实际可选用4.7μH。峰值电流 = 3 + 0.45 = 3.45A。

6.6 输入与输出电容选型

输入电容推荐 10μF + 0.1μF 陶瓷 并联。输入RMS电流在最坏情况（VIN=2×VOUT）下为 IOUT/2。输出电容推荐 22μF×2 陶瓷（X5R/X7R）。输出纹波估算（3.3V，ΔIL≈0.9A，ESR≈2.5mΩ，COUT=44μF）：VRIPPLE(ESR)=2.25mV，VRIPPLE(C)=5.1mV，总纹波≈7.35mV。

6.7 环路补偿（R5调整）

CXSD61267F 内置补偿，但可通过调整 R5 电阻优化环路带宽。建议将控制环路带宽设计在 60kHz以下。当输出电容因DC偏压降额时，应相应增大R5值以确保环路稳定。

6.8 保护功能详解

• 逐周期高侧电流限制：监测高侧MOSFET电流，限流阈值4.25A-5.8A，防止过流。
• 输出欠压保护（UVP）：VFB低于0.4V（约50% VREF）触发hiccup模式，芯片关断后自动重启尝试，故障移除后恢复正常。
• 输入欠压锁定（UVLO）：VIN上升阈值3.9V，下降阈值3.25V，迟滞0.65V。
• BOOT UVLO：VBOOT-SW低于2.65V时强制低侧MOSFET导通200ns为BOOT电容充电，高于2.9V时恢复正常。
• 热关断保护（OTP）：结温超过150°C关断，降温20°C后重启。

7. 基于 CXSD61267F 的负载点电源设计实例

设计目标：一款工业控制板，需要为FPGA核心提供 1.0V/3A 的电源，输入来自 12V 工业总线，要求小尺寸、高效率、低待机功耗，并需要PGOOD信号用于系统上电时序监控。

• 系统配置：选用 CXSD61267F（TSOT-23-8 FC），VIN=12V，VOUT=1.0V，IOUT=3A。电感 L=2.2μH（DCR<15mΩ），输入电容 CIN=10μF+0.1μF，输出电容 COUT=44μF（陶瓷）。分压电阻 R1=20.5kΩ，R2=84.5kΩ，R5=82kΩ。PGOOD通过10kΩ上拉至PVCC（5V），连接至系统MCU的中断引脚。
• 效率表现：在 12V 输入、1.0V/3A 输出条件下，典型效率高于 82%。轻载PSM模式在待机时（负载<0.5A）显著提升效率，降低系统功耗。
• PGOOD应用：PGOOD信号在软启动完成后约400μs拉高，MCU检测到该信号后使能后续外设，实现可靠的上电时序。当输出欠压或短路时，PGOOD快速拉低，MCU可执行紧急保护操作。
• 热设计：TSOT-23-8（FC）封装 θJA=70°C/W，在 TA=25°C 时最大功耗1.428W。实际满载功耗约0.7W，温升约49°C，结温约74°C，满足要求。
• 保护配置：逐周期高侧限流（4.25A-5.8A），UVP hiccup模式自动恢复，BOOT UVLO确保高占空比时正常工作。

8. PCB 布局建议

• 输入电容尽量靠近VIN和GND引脚。
• LX走线短而宽，面积最小化。
• FB分压电阻紧靠芯片，远离LX节点。
• PGOOD上拉电阻靠近PGOOD引脚。
• PVCC使用0.1μF陶瓷电容紧靠PVCC和GND引脚。
• BOOT电容0.1μF紧靠BOOT和SW引脚。
• GND直接连接大面积地平面，散热焊盘多过孔。
• VIN、GND和SW走线尽量宽，以改善散热。

9. 订购信息与技术支持

CXSD61267F 采用 TSOT-23-8（FC） 封装，无铅、RoHS合规，工作温度范围 -40°C 至 +85°C（环境），结温范围 -40°C 至 +125°C。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持。