CXAS42319A 超低导通电阻双通道负载开关
0.8V-5.5V | 每通道6A | RON低至21mΩ | 独立EN控制

产品版本：Rev 1.0 | 更新日期：2026年8月 | 型号：CXAS42319A | 封装：WDFN-14TL 3×2（带散热焊盘）

嘉泰姆电子（JTM-IC）推出的 CXAS42319A 是一款小尺寸、超低导通电阻的双通道负载开关，内部集成两个独立的 N-MOSFET，支持 0.8V 至 5.5V 的宽输入电压范围，每通道可承载 6A 的连续电流（峰值8A）。每个开关通道由独立的使能引脚（EN1/EN2）控制，可直接与 1.4V、1.8V、2.5V 或 3.3V 逻辑电平接口，无需额外电平转换电路。

芯片内置电荷泵电路，为 N-MOSFET 提供充足的栅极驱动电压，在全输入电压范围内保持 超低导通电阻（典型值：5V时22mΩ，3.3V/1.8V时21mΩ）。CXAS42319A 支持 可调上升时间（通过 SS 引脚外接电容），可有效抑制上电浪涌电流；同时集成 快速输出放电（QOD） 功能，在关断时迅速泄放输出端残余电压，确保系统安全。该器件采用 WDFN-14TL 3×2mm 封装，带散热焊盘，适用于高功率密度和紧凑型设计，是笔记本电脑、平板电脑、消费电子、固态硬盘等应用的理想负载开关解决方案。

1. 产品概述与市场定位

在高端笔记本电脑、平板电脑、SSD及电信设备中，电源路径管理对导通损耗和热效率要求极高。CXAS42319A 作为一款 超低导通电阻双通道负载开关，其核心价值在于为多路电源轨提供 独立、极低损耗、快速响应的通断控制。相比传统负载开关，CXAS42319A 的 RON 低至21mΩ（典型），在6A满载时导通压降仅约126mV，显著降低功率损耗，尤其适合高电流密度应用。

CXAS42319A 的 宽输入电压范围（0.8V-5.5V） 使其兼容 1.0V、1.2V、1.8V、2.5V、3.3V 和 5.0V 等主流电源轨，应用场景极为灵活。每通道 6A 的连续电流能力 和 8A 的峰值脉冲电流能力 足以满足处理器、存储器、外设等高电流负载的需求。独立 EN 控制引脚支持低电压逻辑直连，无需额外的电平转换，简化了系统设计。芯片的 低静态电流（双通道 75μA，单通道 55μA） 和 关断电流（2μA） 使其在电池供电设备中表现优异，有助于延长待机时间。CXAS42319A 采用 WDFN-14TL 3×2mm 封装，占板面积小，配合散热焊盘设计，可有效将热量传导至 PCB，满足高功率密度应用的热管理需求。

2. 主要特点与技术亮点

• 双通道独立使能：EN1 和 EN2 分别控制两个通道，支持独立的上电时序管理，适应复杂系统的电源排序需求。
• 超低导通电阻：在 VIN = 3.3V、VDD = 5V 条件下，RON 典型值仅 21mΩ，在全温度范围内保持极低损耗，显著提高系统效率。
• 可调上升时间：SS1/SS2 引脚外接电容可独立设置每个通道的输出电压上升斜率，有效抑制上电浪涌电流，保护下游负载。
• 快速输出放电（QOD）：当 EN 拉低时，内部放电 MOSFET 导通，将 VOUT 电压快速泄放至地，防止系统悬浮电压导致误操作或损坏。
• 宽输入兼容性：VIN 支持 0.8V 至 5.5V，VDD 支持 2.5V 至 5.5V，覆盖绝大多数低压电源系统，VDD 需高于 VIN 以获得最佳 RON 性能。
• 低功耗特性：双通道导通时静态电流 75μA（典型值），单通道导通时 55μA（典型值），关断时仅 2μA（典型值），适合电池供电设备。
• 强健的 ESD 保护：HBM 模型 2kV，CDM 模型 1kV，提升系统可靠性。
• 双向导通能力：MOSFET 导通时电流可双向流动，支持 VOUT 向 VIN 反向供电的应用场景。

3. 典型应用电路

CXAS42319A 的典型应用电路极为简洁：每个通道的 VIN 引脚接输入电源，VOUT 引脚接负载，EN 引脚由系统 GPIO 控制，VDD 引脚接 2.5V-5.5V 的电荷泵供电。输入和输出端各并联陶瓷电容（建议 1μF 或更大）用于滤波和去耦。SS 引脚外接电容（C_SS）设置上升时间，若不需调整可悬空。芯片的散热焊盘（Exposed Pad）必须焊接至 PCB 地平面，以实现最佳散热和电气连接。

图1. CXAS42319A 典型应用电路（双通道独立负载开关）

4. 极限参数与电气特性（设计参考）

5. 工作原理与设计指导

5.1 电荷泵与栅极驱动

CXAS42319A 内部集成 电荷泵电路，由 VDD 引脚供电，产生高于 VIN 的栅极驱动电压，确保 N-MOSFET 在全输入电压范围内保持超低导通电阻。VDD 电压范围为 2.5V 至 5.5V，为了获得最佳的 RON 性能，VDD 电压应高于 VIN 电压。当 VDD 低于 VIN 时，导通电阻会有所增加，但仍可正常工作。设计时应优先保证 VDD 的稳定供电，通常直接连接系统的 3.3V 或 5V 电源轨。

5.2 使能控制与逻辑接口

每个通道的使能引脚（EN1/EN2）为 高电平有效。当 EN 电压高于 V_ENH（典型 1.4V）时，通道导通；当 EN 电压低于 V_ENL（典型 0.5V）时，通道关断。低电平阈值使 EN 引脚可直接与 1.4V、1.8V、2.5V 或 3.3V 的 GPIO 接口连接，无需额外电平转换。EN 引脚内部无下拉电阻，严禁悬空，必须外接明确的逻辑高或低电平，以防状态不确定导致误动作。

5.3 可调上升时间（SS 引脚）

SS1 和 SS2 引脚用于独立设置每个通道的输出电压上升斜率。内部 1μA 恒流源对外接电容 C_SS 充电，电压上升斜率决定 VOUT 的上升时间。上升时间与 C_SS 的关系为：
t_R ≈ (C_SS × V_IN) / 1μA
通过选择合适的 C_SS 值（如 100pF 至 10nF），可将上升时间控制在数百微秒至数毫秒范围内，有效抑制上电浪涌电流，保护下游敏感负载。若不需调整上升时间，SS 引脚可悬空，此时内部默认上升时间由寄生电容决定。

5.4 快速输出放电（QOD）

当 EN 拉低关断通道时，CXAS42319A 内部的 放电 MOSFET 自动导通，将 VOUT 端的残余电压快速泄放至地。放电电流随 VOUT 电压动态调整：当 VOUT 电压高于 0.8V 时，放电 MOSFET 工作在线性区，提供可控的放电电流；当 VOUT 电压低于 0.8V 时，放电 MOSFET 完全导通，将 VOUT 拉至接近 GND 电位。快速输出放电功能可防止系统在关断后因残余电压导致逻辑混乱或误触发，提高系统可靠性。

5.5 输入与输出滤波电容

在 VIN 和 VOUT 引脚处，建议各并联 1μF 或更大容量的低 ESR 陶瓷电容，靠近芯片引脚放置。输入电容用于抑制电源线瞬态压降，特别是在大电流切换时；输出电容用于稳定输出电压，并为负载提供瞬态能量。建议输入电容与输出电容的容值比不低于 10:1，以防止在上电过程中因输出电容过大导致 VOUT 电压反灌至 VIN 端。当系统电源移除时，输出电容中的残余电荷可能通过体二极管反向注入 VIN，因此输出电容不宜过大。

5.6 双向导通能力

CXAS42319A 内部的 N-MOSFET 在导通状态下 电流可双向流动。在典型应用中，电流从 VIN 流向 VOUT；但在某些特殊场景（如系统备份电源切换），电流可能从 VOUT 流向 VIN。双向导通能力为系统设计提供了更多灵活性，但在反向电流路径中需注意 VOUT 电压不应超过 VIN 的绝对最大额定值。

6. 基于 CXAS42319A 的 SSD 电源设计实例

设计目标：一款 M.2 NVMe SSD 模块，需要两路独立的负载开关：一路为 NAND Flash 供电（3.3V / 3A），另一路为控制器供电（1.8V / 2A）。系统主控 GPIO 为 3.3V 逻辑，要求负载开关具有超低导通电阻、可调上升时间以防止浪涌、以及快速关断放电功能。

• 系统配置：选用 CXAS42319A，VDD 接 3.3V 系统电源，VIN1 接 3.3V 电源轨（为 Flash 供电），VIN2 接 1.8V 电源轨（为控制器供电）。EN1 和 EN2 分别由主控 GPIO 控制，SS1/SS2 各外接 1000pF 电容将上升时间设定在约 1.3ms（以 VIN=3.3V 计）。输入和输出端各并联 2.2μF 陶瓷电容，靠近芯片引脚放置。
• 参数计算：以 VIN=3.3V、C_SS=1000pF 为例，上升时间 t_R ≈ (1000pF × 3.3V) / 1μA ≈ 3.3ms（实际值受内部电路影响略有差异，参考数据手册典型值为 1.35ms@5V）。该斜率可有效限制上电浪涌电流，保护 Flash 和控制器。
• 功耗与热设计：Flash 通道电流 3A，RON=21mΩ，导通损耗 P = I² × R = 9 × 0.021 ≈ 0.189W；控制器通道电流 2A，损耗约 0.084W。总功耗约 0.27W，远低于 WDFN-14TL 封装在 85°C 环境下的最大功耗（约 0.8W），热裕量充足。
• 关断放电：当系统进入休眠或待机状态时，主控将 EN1/EN2 拉低，CXAS42319A 内部 QOD 电路迅速将 VOUT 端电压泄放至地，确保 Flash 和控制器完全断电，避免漏电和逻辑冲突。

7. PCB 布局建议

• 输入/输出电容就近放置：VIN 和 VOUT 的滤波电容应尽可能靠近芯片引脚，以降低寄生电感，提高高频去耦效果。建议 VIN 端电容靠近引脚 1（VIN1）和引脚 6/7（VIN2），VOUT 端电容靠近引脚 13/14（VOUT1）和引脚 8/9（VOUT2）。
• VDD 去耦：VDD 引脚（引脚 4）需外接 1μF 陶瓷电容至 GND，靠近芯片放置，为电荷泵提供稳定的供电。
• SS 引脚走线：SS1/SS2 引脚的外接电容应靠近引脚放置，走线尽量短，避免耦合噪声影响上升时间精度。若 SS 引脚悬空，建议不铺设走线以减少寄生电容。
• EN 引脚走线：EN1/EN2 为高阻抗输入，走线应远离功率开关节点（如 VIN/VOUT 大电流路径），避免噪声耦合导致误触发。建议串联 1kΩ-10kΩ 电阻以限制瞬态电流。
• 地线处理：芯片的 Exposed Pad（散热焊盘）必须焊接至 PCB 地平面，并采用多个过孔连接至内层地平面，以降低热阻和电感。建议在散热焊盘下方布置 4-6 个直径 0.3mm 的过孔，确保良好的导热和接地。
• 功率走线宽度：VIN 和 VOUT 走线需根据电流大小设计足够宽度。以 6A 连续电流为例，外层走线宽度建议不小于 2.5mm（1oz 铜厚），内层不小于 3.5mm，或采用多层并联走线以降低电阻和温升。
• 热设计考量：根据热设计公式 P_D(MAX) = (T_J(MAX) - T_A) / θ_JA，在 T_A=85°C 时，WDFN-14TL 封装的允许功耗约为 (125-85)/50 ≈ 0.8W。实际应用中需确保总功耗低于此值，可通过加大铜箔面积、增加过孔数量或加强风冷来改善散热。

8. 订购信息与技术支持

CXAS42319A 采用 WDFN-14TL 3×2mm 封装，无铅、RoHS 合规。嘉泰姆电子提供工程样品、量产芯片及全面的技术支持，包括评估板、参考设计和 FAE 现场支持。