CXAC85315S 同步整流控制芯片
集成低导通阻抗MOSFET · DCM/QR同步整流 · 专为5V/2.4A应用设计
更新时间:2026年4月 | 产品型号:CXAC85315S
嘉泰姆电子(JTM-IC)推出的CXAC85315S 是一款高性能高集成度单片式次级同步整流控制芯片,内部集成超低导通阻抗N沟道MOSFET以及同步整流的驱动及控制电路。CXAC85315S 被设计在非连续开关模式(DCM)和准谐振模式(QRM)下工作,内部集成的高性能N沟道MOSFET具有低开启阈值电压、超低导通阻抗(典型20mΩ)、超快速开关特性,同时本体寄生的二极管具备超快速的反向恢复时间。CXAC85315S 可应用在输出为5V标准的反激控制开关电源系统中,以替代次级整流二极管,有效降低次级整流管的功率损耗,非常适合要求尺寸小、转换效率高的应用。芯片通过输出端直接供电,外围器件极少,为客户提供优异的解决方案。
1. 产品概述与优势
CXAC85315S 是一款应用于开关电源系统的高性能同步整流芯片,用于取代反激变换器中的肖特基二极管,可以提高效率、降低温度损耗。芯片支持DCM和QR工作模式,满足5V/2A或5V/2.4A充电器、适配器系统需求。其供电方式是通过系统输出直接供电(VCC接输出5V),无需辅助绕组。内部集成超低导通阻抗功率MOSFET(典型20mΩ,最大25mΩ),40V漏源耐压,适用于5V输出应用。芯片内部电路通过检测功率管VDS电压变化产生理想的驱动信号,控制内部MOSFET的导通与截止。超短关断延时(典型20ns)确保快速关断,避免电流倒灌。内置最小开启时间(1μs)和最小关断时间(1μs),有效屏蔽寄生噪声干扰。
2. 主要特点与技术亮点
- 支持非连续模式(DCM)和准谐振模式(QRM)
- 内部集成高性能功率MOSFET:导通阻抗典型20mΩ,耐压40V
- 高度集成,只需极少外围器件(仅需VCC电容)
- 超短关断延时(典型20ns),防止电流倒灌
- 同步管开启延时典型100ns,响应快速
- 内置最小开启时间1μs和最小关断时间1μs,抗干扰能力强
- VCC由输出直接供电(5V),无需辅助绕组
- 静态工作电流低(典型180μA),待机功耗小
- 内置伏秒乘积判断功能,避免DCM模式下谐振电压误开启
- SOP-8封装,引脚简单(GND、VCC、SW)
3. 引脚封装与说明
CXAC85315S 采用SOP-8封装,引脚定义简单:1、2、3脚为GND(芯片地),4脚为VCC(电源端,接5V输出),5、6、7、8脚为SW(集成功率MOSFET漏极,连接变压器次级绕组)。
| 管脚号 | 管脚名称 | 描述 |
|---|---|---|
| 1,2,3 | GND | 芯片地脚 |
| 4 | VCC | 芯片电源端,连接输出5V(系统输出正极) |
| 5,6,7,8 | SW | 集成功率MOSFET漏极,连接变压器次级绕组 |

图2. CXAC85315S 引脚封装图 (SOP-8)
[ 封装外形示意图 ] 详细尺寸参见数据手册机械图。
4. 典型应用电路

图1. CXAC85315S 典型应用电路(5V/2.4A同步整流反激)
电路组成:变压器次级绕组连接CXAC85315S的SW脚,VCC引脚直接接输出5V正极,GND引脚接输出地。芯片外围仅需在VCC和GND之间放置一个1μF左右的瓷片电容。无需辅助绕组,电路极简。适用于5V/2.4A(12W)充电器和适配器,也可用于5V/2A应用。
* 完整电路原理图可参考数据手册或联系FAE获取参考设计。
5. 极限参数与电气特性(工程师必读)
为保证系统可靠性,设计时请勿超出极限参数。CXAC85315S 内置同步整流MOSFET漏源耐压40V,工作结温范围-40℃~150℃。
极限参数表
| 符号 | 参数 | 范围 | 单位 |
|---|---|---|---|
| VCC | 芯片电源端 | -0.3 ~ 7 | V |
| SW | 集成功率MOSFET漏极 | -0.3 ~ 40 | V |
| PDMAX | 最大功耗 (注2) | 0.45 | W |
| θJA | 结到环境的热阻 | 145 | ℃/W |
| TJ | 工作结温范围 | -40 ~ 150 | ℃ |
| TSTG | 储存温度范围 | -40 ~ 150 | ℃ |
关键电气参数(典型值 VCC=5V,Ta=25℃)
| 符号 | 描述 | 条件 | 最小值 | 典型值 | 最大值 | 单位 |
|---|---|---|---|---|---|---|
| VCC_ON | 启动电压 | - | - | 3.3 | - | V |
| VCC_OFF | 欠压锁定电压 | - | - | 2.9 | - | V |
| IQ | 静态工作电流 | VCC=5V | - | 180 | - | μA |
| VON_SR | 同步管开启电压 | - | - | -150 | - | mV |
| VOFF_SR | 同步管关闭电压 | - | - | -3 | - | mV |
| tDelay_ON | 同步管开启延时 | - | - | 100 | - | nS |
| tDelay_OFF | 同步管关断延时 | - | - | 20 | - | nS |
| tON_MIN | 同步管最小开启时间 | - | - | 1 | - | uS |
| tOFF_MIN | 同步管最小关闭时间 | - | - | 1 | - | uS |
| RDS_ON | 功率管导通阻抗 | VGS=4.5V, ID=6A | - | 20 | 25 | mΩ |
| BVDSS | 功率管击穿电压 | VGS=0V, ID=250μA | 40 | - | - | V |
| VGS_TH | 开启门槛电压 | VDS=VGS, ID=250μA | 1.0 | 1.5 | 2.0 | V |
6. 工作原理与设计要点
VCC欠压锁定(UVLO)
CXAC85315S 在芯片上电过程中应用了UVLO功能。当VCC引脚的电压上升到启动电压(典型3.3V)时,芯片从LATCH模式中恢复,进入正常工作模式,功率管可以被正常开启;当VCC电压下降到欠压锁定电压(典型2.9V)时,芯片再次进入欠压锁定模式,功率管处于关断状态。由于VCC由输出5V直接供电,正常工作时VCC稳定在5V,远高于UVLO阈值,确保可靠工作。
最小开启时间
芯片控制电路可以控制同步管的最小导通时间(1μs)。在功率管开启时,次级寄生元件会产生高频噪声,这些高频噪声可能引起功率管被误关断,最小导通时间可以有效屏蔽误关断信号,保证功率管维持足够的开启时间。
同步整流管开启
芯片通过检测功率管的VDS电压来控制其开启。当反激转换器原边关断,次级开始消磁时,次级电流首先通过功率管的体二极管续流并产生约-0.7V的Vbe压降。CXAC85315S 检测到功率管漏极电压大于0.7V后又下降到-0.15V(开启阈值),则会在约100ns延时之后开启功率管。为了避免DCM模式下SW引脚的谐振电压误开启同步整流芯片,芯片内置伏秒乘积判断功能。为确保同步整流能正常响应原边控制器的开关,系统需满足以下条件:
\(I_{peak\min} \times L_{p\min} \geq 9\ (V \cdot \mu S)\)
其中,\(I_{peak\min}\) 为原边最小峰值电流,\(L_{p\min}\) 为变压器原边电感最小值,\(N_{PS}\) 为原副边匝数比。设计时需验证此条件,确保DCM模式下同步整流可靠工作。
同步整流管关断
当同步管开启后,随着次级续流电流逐渐减小,同步管的漏端电压会逐渐上升。当芯片检测到次级电流小于内部设置的关断电流(对应VDS上升至关断阈值-3mV)时,会迅速关断功率管。关断延时典型20ns,能够快速关断,防止电流倒灌,提高效率。
7. 保护功能与系统可靠性
- VCC欠压锁定(UVLO):VCC低于2.9V时关断驱动,防止异常工作
- 最小开启时间(1μs):屏蔽开启瞬间的高频噪声,防止误关断
- 最小关断时间(1μs):确保关断后足够死区时间,避免共通
- 伏秒乘积判断:避免DCM模式下SW谐振电压误开启同步整流
- 内置超快恢复体二极管:在同步管开启前承担续流,降低损耗
- 超低导通阻抗:降低导通损耗,提高系统可靠性
8. 基于CXAC85315S的5V/2.4A充电器设计实例
目标规格:输入90~264VAC,输出5V/2.4A(12W),配合嘉泰姆初级控制器(如CXAC85320/CXAC85321等)。
① 选择CXAC85315S作为次级同步整流,其40V耐压、20mΩ导通电阻完全满足5V/2.4A应用。
② 外围电路:VCC引脚直接连接输出5V正极,VCC与GND之间放置1μF/10V瓷片电容(X7R材质),靠近芯片引脚。
③ 布局:SW引脚(5-8脚)连接变压器次级绕组,GND引脚连接输出电容负极(输出地)。SW引脚铺铜散热,同时注意减小SW与变压器之间的环路面积。
④ 变压器设计:确保满足伏秒乘积条件 \(I_{peak\min} \times L_{p\min} \geq 9\),以避免DCM模式下误开启。
⑤ 输出电容建议使用低ESR固态电容,容量不小于680μF,以降低输出纹波。
技术设计支持: 嘉泰姆电子提供完整的5V/2.4A同步整流参考设计、变压器规格书及调试建议。工程师可通过以下方式获取一对一技术支持:
邮件:ouamo18@jtm-ic.com | 致电:13823140578 | 在线技术支持中心
9. PCB Layout 专业建议
- VCC旁路电容(1μF)必须靠近芯片VCC和GND引脚放置,以提升抗干扰能力。
- SW引脚(5-8脚)是大电流路径,应使用宽走线或覆铜连接至变压器次级绕组,并适当增加覆铜面积以利散热。但SW为EMI动点,在满足散热条件下面积不宜过大。
- 为了降低辐射干扰,应减小高频功率环路面积:CXAC85315S SW引脚、变压器次级绕组和输出滤波电容之间的环路面积尽可能小。
- GND引脚应直接连接到输出电容负极,避免长走线引入寄生电感。
- 如果配合初级控制器使用,注意初次级地之间的Y电容连接,优化EMI性能。

中文
English

用户评论